PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2003-323152

(43)Date of publication of application: 14.11.2003

(51)Int.CI.

G09G 3/30 G09G 3/20 G11C 19/00 H05B 33/14

(21)Application number: 2002-127533

(71)Applicant:

TOSHIBA MATSUSHITA DISPLAY TECHNOLOGY CO

LTD

(22)Date of filing:

26.04.2002


(72)Inventor:

TAKAHARA HIROSHI

YAMANO ATSUHIRO **TSUGE HITOSHI**

(54) DRIVER CIRCUIT AND EL (ELECTROLUMINESCENCE) DISPLAY DEVICE (57)Abstract:

PROBLEM TO BE SOLVED: To provide a driver circuit having a shift register circuit with clock stoppage whose blanking period is short. SOLUTION: This driver circuit is the source driver circuit of a matrix type display device. The source driver is provided with a latch circuit for latching display data by the rising of a fundamental clock and a shift register with clock stoppage and only the shift register of the first stage is provided with a circuit which does not output shift register output but outputs a start pulse whose length is adjusted to a length equivalent to two clocks of the fundamental clock.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-323152 (P2003-323152A)

(43)公開日 平成15年11月14日(2003.11.14)


							70020 11/31	E (2005, 11, 14)	
(51) Int.Cl. ⁷ G 0 9 G	2/20	識別記号	FΙ		テーマコート*(参考)				
	3/30		G 0	9 G	3/30		J	3 K 0 0 7	
	3/20	6 1 1			3/20		611H	5C080	
		6 2 1					621A		
		6 2 3					6 2 3 G		
							623H		
		審査請求	未請求	請求	項の数10	OL		最終頁に続く	
(21)出願番号		特顧2002-127533(P2002-127533)	(71))出顧人 302020207					
(22) 出願日		平成14年4月26日(2002.4.26)			東芝松 ⁻ 社	下ディ		ノロジー株式会	
			(72)発明者		東京都港区港南4-1-8 · 高原 博司				
						東京都港区港南四丁目1番8号 東芝松下 ディスプレイテクノロジー株式会社内			
			1						
			(72) 8	(72)発明者 山野 教治					
			(, -)) []		WIH				
				東京都港区港南四丁目 1 番 8 号 東芝松下 ディスプレイテクノロジー株式会社内 (74)代理人 100092794					
			(74) 4						
			(/4/1						
			1		弁理士	松田	正 道		

最終頁に続く

(54) 【発明の名称】 ドライバー回路とそれを用いたEL表示装置

(57)【要約】

【課題】 ブランキング期間の短いクロック停止付きシフトレジスタ回路を有するドライバー回路を提供する。 【解決手段】 マトリックス型表示装置のソースドライバ回路に関するものである。ソースドライバ回路は、原振クロックの立ち上がりで表示データをラッチするラッチ回路と、クロック停止付きシフトレジスタを具備し、第1段のシフトレジスタのみシフトレジスタ出力ではなく、前記原振クロックの2クロック分の長さに調整されたスタートパルスを出力する回路を具備する。



【特許請求の範囲】

【請求項1】 ソース信号線を駆動するドライバー回路 であって、

原振クロックの立ち上がりで表示データをラッチするラ ッチ回路と、

クロック停止付きシフトレジスタを具備し、

第 1 段のシフトレジスタのシフトレジスタ出力と、前記 原振クロックの2クロック分の長さに調整されたスター トパルスを出力する回路を具備するドライバー回路。

後段シフトレジスタの反転出力信号との論理積をシフト レジスタの出力信号とする請求項 1 記載のドライバー回 路。

【請求項3】 最終段のシフトレジスタの後段にダミー のシフトレジスタを具備する請求項 1 記載のドライバー 回路。

【請求項4】 シフトレジスタの正転出力信号と、自段 のシフトレジスタの正転出力信号の論理和により、自段 のシフトレジスタのクロック信号の入力を遮断する請求 項1記載のドライバー回路。

【請求項5】 原振クロックの1クロック長のリセット 信号を発生するリセット回路において、

入力されたスタートバルスを原振クロックの立ち上がり で保持する第1のD型フリップフロップの正転出力と、 前記正転出力を原振クロックの立ち上がりで保持する第 2のD型フリップフロップの反転出力との反転論理積で 構成される請求項1記載のドライバー回路。

【請求項6】 原振クロックを前記原振クロックの立下 りで分周する第3のD型のフリップフロップと、前記原 振クロックの1クロック長のリセット信号により生成さ 30 た。 れる請求項1記載のドライバー回路。

【請求項7】 原振クロックの1クロック長のリセット 信号の反転信号と、その反転信号を原振クロックの立ち 上がりで保持する第4のD型フリップフロップの正転出 力との論理和で構成される請求項1記載のドライバー回 路。

【請求項8】 シフトクロックをブランキング期間の 間、停止することを特徴とする請求項7記載のドライバ 一回路。

【請求項9】 ブランキング期間の間、シフトクロック 40 を停止させる手段として、最終段のシフトレジスタの出 力信号を原振クロックの立ち上がりで保持する第5のD 型フリップフロップの正転出力により、前記第1のD型 フリップフロップの分周動作を停止させ、またリセット 信号により前記第5のD型フリップフロップをリセット することにより、前記第1のD型フリップフロップの分 周動作を開始させる請求項7記載のドライバー回路。

【請求項10】 請求項1から9記載のいずれかに記載 のドライバー回路と、マトリックス状に配置されたEL 素子とを具備するEL表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明の主として自発光で画 像を表示するEL表示パネルなどとこれらのEL表示パ ネルなどを用いた携帯電話などの情報表示装置などに関 するものである。また、EL表示パネルなどを駆動する 駆動回路に関するものである。

2

[0002]

【従来の技術】液晶表示パネルは、薄型で低消費電力と 【請求項2】 自段のシフトレジスタの正転出力信号と 10 いう利点から、携帯用機器等に多く採用されているた め、ワードプロセッサやパーソナルコンピュータ、テレ ビ(TV)などの機器や、ビデオカメラのビューファイ ンダ、モニターなどにも用いられている。

[0003]

【発明が解決しようとする課題】しかし、液晶表示パネ ルは、自発光デバイスではないため、バックライトを用 いないと画像を表示できないという問題点がある。バッ クライトを構成するためには所定の厚みが必要であるた め、表示モジュールの厚みが厚くなるという問題があっ 20 た。また、液晶表示パネルでカラー表示を行うために は、カラーフィルターを使用する必要がある。そのた め、光利用効率が低いという問題点があった。また、色 再現範囲が狭いという問題点があった。

【0004】近年、有機EL(エレクトロルミネッセン ス)表示パネルが開発されてきている。有機EL表示パ ネルは、低温ポリシリコンTFT (薄膜トランジスタ) アレイを用いてパネルを構成する。しかし、有機ELデ バイスは、電流により発光するため、TFTの特性にバ ラツキがあると、表示ムラが発生するという課題があっ

[0005]

【課題を解決するための手段】上記課題を解決するため の第1の本発明(請求項1に対応)は、ソース信号線を 駆動するドライバー回路であって、原振クロックの立ち 上がりで表示データをラッチするラッチ回路と、クロッ ク停止付きシフトレジスタを具備し、第1段のシフトレ ジスタのシフトレジスタ出力と、前記原振クロックの2 クロック分の長さに調整されたスタートパルスを出力す る回路を具備するドライバー回路である。

【0006】第2の本発明(請求項2に対応)は、自段 のシフトレジスタの正転出力信号と後段シフトレジスタ の反転出力信号との論理積をシフトレジスタの出力信号 とする第1の本発明のドライバー回路である。

[0007]第3の本発明 (請求項3に対応) は、最終 段のシフトレジスタの後段にダミーのシフトレジスタを 具備する第1の本発明のドライバー回路である。

【0008】第4の本発明(請求項4に対応)は、シフ トレジスタの正転出力信号と、自段のシフトレジスタの 正転出力信号の論理和により、自段のシフトレジスタの 50 クロック信号の入力を遮断する第1の本発明のドライバ

一回路である。

【0009】第5の本発明(請求項5に対応)は、原振 クロックの 1 クロック長のリセット信号を発生するリセ ット回路において、入力されたスタートバルスを原振ク ロックの立ち上がりで保持する第1のD型フリップフロ ップの正転出力と、前記正転出力を原振クロックの立ち 上がりで保持する第2のD型フリップフロップの反転出 力との反転論理積で構成される第1の本発明のドライバ 一回路である。

【0010】第6の本発明(請求項6に対応)は、原振 10 クロックを前記原振クロックの立下りで分周する第3の D型のフリップフロップと、前記原振クロックの I クロ ック長のリセット信号により生成される第1の本発明の ドライバー回路である。

【0011】第7の本発明(請求項7に対応)は、原振 クロックの 1 クロック長のリセット信号の反転信号と、 その反転信号を原振クロックの立ち上がりで保持する第 4のD型フリップフロップの正転出力との論理和で構成 される第1の本発明のドライバー回路である。

【0012】第8の本発明(請求項8に対応)は、シフ 20 トクロックをブランキング期間の間、停止することを特 徴とする第7の本発明のドライバー回路である。

【0013】第9の本発明(請求項9に対応)は、ブラ ンキング期間の間、シフトクロックを停止させる手段と して、最終段のシフトレジスタの出力信号を原振クロッ クの立ち上がりで保持する第5のD型フリップフロップ の正転出力により、前記第1のD型フリップフロップの 分周動作を停止させ、またリセット信号により前記第5 のD型フリップフロップをリセットすることにより、前 記第1のD型フリップフロップの分周動作を開始させる 30 第7の本発明のドライバー回路である。

【0014】第10の本発明(請求項10に対応)は、 第1~9の本発明のいずれかのドライバー回路と、マト リックス状に配置されたEL素子とを具備するEL表示 装置である。

[0015]

【発明の実施の形態】本明細書において各図面は理解を 容易にまたは/および作図を容易にするため、省略また は/および拡大縮小した箇所がある。たとえば、図11 十分厚く図示している。一方、図10において、封止フ タ85は薄く図示している。また、省略した箇所もあ る。たとえば、本発明の表示パネルなどでは、不要光の 反射防止のための位相フィルムなどを省略していが、適 時付加することが望ましい。以上のことは以下の図面に 対しても同様である。また、同一番号または、記号等を 付した箇所は同一もしくは類似の形態もしくは材料ある いは機能もしくは動作を有する。

【0016】なお、各図面等で説明した内容は特に断り がなくとも、他の実施例等と組み合わせることができ

る。たとえば、図8の表示パネルにタッチパネルなどを 付加し、図19、図59から図61に図示する情報表示 装置とすることができる。また、拡大レンズ582を取 り付けビデオカメラ(図59など参照のこと)などに用 いるビューファインダ(図58を参照のこと)を構成す ることもできる。また、図4、図15、図18、図2 1、図23などで説明した本発明の駆動方法は、いずれ の本発明の表示装置または表示パネルに適用することが できる。つまり、本明細書で記載された駆動方法は本発 明の表示パネルに適用することができる。また、本発明 は各画素にトランジスタが形成されたアクティブマトリ ックス型表示パネルを主に説明するがこれに限定するも のではなく、単純マトリックス型にも適用することがで きることはいうまでもない。

【0017】とのように特に明細書中に例示されていな くとも、明細書、図面中で記載あるいは説明した事項、 内容、仕様は、互いに組み合わせて請求項に記載するこ とができる。すべての組み合わせについて明細書などで 記述することは不可能であるからである。

【0018】近年、低消費電力でかつ髙表示品質であ り、更に薄型化が可能な表示パネルとして、有機エレク トロルミネッセンス(EL)素子の複数をマトリクス状 に配列して構成される有機EL表示パネルが注目されて いる。有機EL表示パネルは、図10に示すように、画 素電極としての透明電極105が形成されたガラス板7 1(アレイ基板)上に、電子輸送層、発光層、正孔輸送 層などからなる少なくとも1層の有機機能層(EL層) 15、及び金属電極(反射膜)(カソード)106が積 層されたものである。透明電極(画素電極)105であ る陽極(アノード)にブラス、金属電極(反射電極) 1 0 6 の陰極(カソード)にマイナスの電圧を加え、すな わち、透明電極105及び金属電極106間に直流を印 加することにより、有機機能層(E L 層) 1 5 が発光す る。良好な発光特性を期待することのできる有機化合物 を有機機能層に使用することによって、EL表示パネル が実用に耐えうるものになっている。なお、本発明は有 機EL表示パネルを例にして説明をするが、これに限定 するものではなく、無機EL表示パネルにも適用するこ とができる。また、構造、回路などはTN液晶表示パネ 用できる事項がある。

【0019】カソード電極、アノード電極あるいは反射 膜は、ITO電極に誘電体多層膜からなる光学的干渉膜 を形成して構成してもよい。誘電体多層膜は低屈折率の 誘電体膜と高屈折率の誘電体膜とを交互に多層に形成し たものである。つまり、誘電体ミラーである。この誘電 体多層膜は有機EL構造から放射される光の色調を良好 なもの(フィルタ効果)にする機能を有する。なお、透 明電極のITOはIZOなどの他の材料でもよい。この 50 事項は画素電極に対しても同様である。

【0020】アノードあるいはカソードへ電流を供給す る配線(図8のカソード配線86、アノード配線87) には大きな電流が流れる。たとえば、EL表示装置の画 面サイズが40インチサイズになると100(A)程度 の電流が流れる。したがって、これらの配線の抵抗値は 十分低く作製する必要がある。この課題に対して、本発 明では、まず、アノードなどの配線を薄膜で形成する。 そして、この薄膜配線に電解めっき技術あるいは無電解 めっき技術で導体の厚みを厚く形成している。めっき金 属としては、クロム、ニッケル、金、銅、アルミあるい 10 はこれらの合金、アマンガムもしくは積層構造などが例 示される。また、必要に応じて、配線そのもの、あるい は配線に銅薄からなる金属配線を付加している。また、 配線の上に銅ペーストなどをスクリーン印刷し、ペース トなどを積層させることにより配線の厚みを厚くし、配 線抵抗を低下させる。また、ボンディング技術で配線を 重複して形成し、配線を補強してもよい。また、必要に 応じて、配線に積層してグランドバターンを形成し、配 線との間にコンデンサ(容量)を形成してもよい。

【0021】また、アノードあるいはカソード配線に大 20 きな電流を供給するため、電流供給手段から高電圧で小 電流の電力配線で、前記アノード配線などの近傍まで配 線し、DCDCコンバータなどを用いて低電圧、高電流 に電力変換して供給している。つまり、電源から高電 圧、小電流配線で電力消費対象まで配線し、電力消費対 象の近傍で大電流、低電圧に変換する。このようなもの として、DCDCコンバータ、トランスなどが例示され る。

【0022】金属電極106には、リチウム、銀、アル ミニウム、マグネシウム、インジウム、銅または各々の 30 合金等の仕事関数が小さなものを用いることが好まし い。特に、例えばAl-Li合金を用いることが好まし い。また、透明電極105には、ITO等の仕事関数の 大きな導電性材料または金等を用いることができる。な お、金を電極材料として用いた場合、電極は半透明の状 態となる。なお、ITOはIZOなどの他の材料でもよ い。この事項は他の画素電極105に対しても同様であ る。

【0023】なお、画素電極105などに薄膜を蒸着す る際は、アルゴン雰囲気中で有機EL膜15を成膜する 40 とよい。また、画素電極105としてのITO上にカー ボン膜を20以上50mm以下で成膜することにより、 界面の安定性が向上し、発光輝度および発光効率も良好 なものとなる。また、EL膜15は蒸着で形成すること に限定するものではなく、インクジェットで形成しても よいことは言うまでもない。特に高分子有機EL材料で はこのインクジェット工法は有効である。この場合は、 髙分子有機EL材料を塗布する箇所に親水膜を形成して おくとよい。

を容易とするため、まず、本発明の有機EL表示パネル の製造方法について説明をする。

【0025】基板85、基板71の放熱性を良くするた め、基板はサファイアガラスで形成してもよい。また、 熱伝導性のよい薄膜あるいは厚膜を形成したりしてもよ い。たとえば、ダイヤモンド薄膜(DLCなど)を形成 した基板を使用することが例示される。もちろん、石英 ガラス基板、ソーダガラス基板を用いてもよい。その 他、アルミナなどのセラミック基板を使用したり、銅な どからなる金属板を使用したり、絶縁膜に金属膜、カー ボン膜を蒸着あるいは塗布などのコーティングしたりし たものを用いてもよい。画素電極105を反射型とする 場合は、基板材料としては基板の表面方向より光が出射 される。したがって、ガラス、石英や樹脂等の透明ない し半透明材料に加えてステンレスなどの非透過材料を用 いることもできる。

【0026】また、基板85、基板71の外部あるいは 内部に、画素形状に対応してマイクロレンズを形成また は配置してもよい。マイクロレンズを構成することによ り、EL膜から放射する光の指向性が狭くなり、高輝度 化を実現することができる。

【0027】本発明の実施例では、カソード電極106 などを金属膜で形成するとしたが、これに限定するもの ではなく、ITO、IZOなどの透明膜で形成してもよ い。このようにEL素子15のアノードとカソードの両 方の電極を透明電極にすることにより、透明EL表示バ ネルを構成できる(もちろん、一方を光透過性のある金 属膜で形成してもよい。あるいは、極薄い金属膜をカソ ード電極とし、このカソード電極上にITOなどの透明 導電体材料を積層して構成してもよい)。金属膜を使わ ずに透過率を約80%まで上げることにより、文字や絵 を表示しながら表示パネルの向こう側がほとんど透けて 見えるように構成できる。

【0028】基板85、71はプラスチック基板を用い てもよいことは言うまでもない。プラスチック基板はわ れにくく、また、軽量のため携帯電話の表示パネル用基 板として最適である。プラスチック基板は、芯材となる ベース基板の一方の面に補助の基板を接着剤で貼り合わ せて積層基板として用いることが好ましい。もちろん、 これらの基板等は板に限定するものではなく、厚さ0. 05mm以上0.3mm以下のフィルムでもよい。

【0029】ベース基板の基板として、脂環式ポリオレ フィン樹脂を用いることが好ましい。このような脂環式 ボリオレフィン樹脂として日本合成ゴム社製ARTON の厚さ200μmの1枚板が例示される。ベース基板の 一方の面に、耐熱性、耐溶剤性または耐透湿性機能を持 つハードコート層、および耐透気性機能を持つガスバリ ア層が形成されたボリエステル樹脂、ボリエチレン樹脂 あるいはポリエーテルスルホン樹脂などからなる補助の 【0024】以下、本発明のEL表示パネル構造の理解 50 基板(あるいはフィルムもしくは膜)を配置する。

【0030】以上のように基板71などをプラスチック で構成する場合は、基板71などはベース基板と補助基 板から構成する。ベース基板の他方の面に、前述と同様 にハードコート層およびガスバリア層が形成されたポリ エーテルスルホン樹脂などからなる補助基板(あるいは フィルムもしくは膜)を配置する。補助基板の光学的遅 相軸と補助基板の光学的遅相軸とのなす角度が90度と なるようにすることが好ましい。なお、ベース基板と補 助基板とは接着剤もしくは粘着剤を介して貼り合わせて 積層基板とする。

【0031】接着剤としてはUV(紫外線)硬化型でア クリル系の樹脂からなるものを用いることが好ましい。 また、アクリル樹脂はフッ素基を有するものを用いるこ とが好ましい。その他、エボキシ系の接着剤あるいは粘 着剤を用いてもよい。接着剤あるいは粘着剤の屈折率は 1. 47以上1. 54以下のものを用いることが好まし い。また、基板の屈折率との屈折率差が0.03以下と なるようにすることが好ましい。特に接着剤は先に記載 いたような酸化チタンなどの光拡散材を添加し、光散乱 層として機能させることが好ましい。

【0032】補助基板および補助基板をベース基板に貼 り合わせる際には、補助基板の光学的遅相軸と補助基板 の光学的遅相軸とがなす角度を45度以上120度以下 にすることが好ましい。さらに好ましくは80度以上1 00度以下することがよい。この範囲にすることによ り、補助基板および補助基板であるポリエーテルスルホ ン樹脂などで発生する位相差を積層基板内で完全に打ち 消すことができる。したがって、表示パネル用プラスチ ック基板は位相差の無い等方性基板として扱うことがで きるようになる。したがって、円偏光板を使用した構成 30 で、位相状態が異なることによる表示パネルのムラが発 生しない。もちろん、円偏光板に関する事項は、基板が ブラスチックに限定されるものではなく、ガラス基板の 場合にも有効であることは言うまでもない。基板表面で 反射する外光によるコントラスト低下を有効に抑制など できるからである。

【0033】この構成により、位相差を持ったフィルム 基板またはフィルム積層基板に比べて、著しく汎用性が 広がる。つまり、位相差フィルムとを組み合わせること により直線偏光を楕円偏光に設計どおりに変換できるよ 40 うになるからである。基板などに位相差があるとこの位 相差により設計値との誤差が発生する。

【0034】とこで、ハードコート層としては、ポリエ ステル樹脂、エポキシ系樹脂、ウレタン系樹脂またはア クリル系樹脂等を用いることができ、ストライプ状電極 (単純マトリックス型EL表示パネル) あるいは画素電 極(アクティブマトリックス型表示パネル)を透明導電 膜の第1のアンダーコート層とを兼ねる。

【0035】また、ガスバリア層としては、Si〇。、 SiO $_{\mathbf{x}}$ などの無機材料、またはポリビニールアルコー 50 ~2.2))が例示される。LKDシリーズは \mathbf{MSQ}

ル、ポリイミドなどの有機材料等を用いることができ る。粘着剤、接着剤などとしては、先に記述したアクリ ル系の他にエポキシ系接着剤、またはポリエステル系接 着剤等を用いることができる。なお、接着層の厚みは 1 00 µm以下とする。ただし、基板など表面の凹凸を平 滑化するために10μm以上とすることが好ましい。 【0036】また、基板71、85などを構成する補助 基板および補助基板として、厚さ 40μ m以上 400μ mのものを用いることが好ましい。また、補助基板およ

び補助基板の厚さを120μm以下にすることにより、 ボリエーテルスルホン樹脂のダイラインと呼ばれる溶融 押し出し成形時のむらまたは位相差を低く抑えることが できる。好ましくは、補助基板の厚みを 50μ m以上80 μ m以下とする。

【0037】次に、この積層基板に、透明導電膜の補助 アンダーコート層としてSiOxを形成し、必要に応じ て画素電極となるITOからなる透明導電膜をスパッタ 技術で形成する。また、必要に応じて静電気防止として ITO膜を形成する。このようにして製造した表示パネ 20 ル用ブラスチック基板の透明導電膜は、その膜特性とし て、シート抵抗値25Ω/□、透過率80%を実現する ことができる。

【0038】ベース基板の厚さが 50μ mから 100μ mの薄い場合には、表示パネルの製造工程において、表 示バネル用ブラスチック基板が熱処理によってカールし てしまう。また、回路部品の接続においても良好な結果 は得られない。ベース基板を1枚板で厚さ200μm以 上500μm以下とした場合は、基板の変形がなく平滑 性に優れ、搬送性が良好で、透明導電膜特性も安定す る。また、回路部品の接続も問題なく実施することがで

きる。さらに、特に厚さは 250μ m以上 450μ m以 下がよい。適度な柔軟性と平面性をもっているためと考 えられる。なお、ITOはIZOなどの他の材料でもよ い。この事項は画素電極に対しても同様である。

【0039】なお、基板などとして前述のプラスチック 基板などの有機材料を使用する場合は、光変調層に接す る面にもバリア層として無機材料からなる薄膜を形成す ることが好ましい。この無機材料からなるバリア層は、 AIRコートと同一材料で形成することが好ましい。な お、封止フタ85、基板71と同様に技術あるいは構成 により作製できることは言うまでもない。

【0040】また、バリア膜を画素電極あるいはストラ イブ状電極上に形成する場合は、光変調層に印加される 電圧のロスを極力低減させるために低誘電率材料を使用 することが好ましい。たとえば、フッ素を添加したアモ ルファスカーボン膜(比誘電率2.0~2.5)が例示 される。その他、JSR社が製造販売しているLKDシ リーズ(LKD-T200シリーズ(比誘電率2.5~ 2. 7)、LKD-T400シリーズ (比誘電率2. 0

(methy-silsesquioxane) をベー スにしたスピン塗布形であり、比誘電率も2.0~2. 7と低く好ましい。その他、ポリイミド、ウレタン、ア クリル等の有機材料や、SiNェ、SiOュなどの無機材 料でもよい。これらのバリア膜材料は補助基板に用いて もよいことは言うまでもない。

【0041】プラスチックで形成した基板85あるいは 71を用いることにより、割れない、軽量化できるとい う利点を発揮できる。他に、プレス加工できるという利 任意の形状の基板を作製できる。また、融解あるいは化 学薬品処理により任意の形状、厚みに加工することがで きる。たとえば、円形に形成したり、球形(曲面など) にしたり、円錐状に加工したりすることが例示される。 また、ブレス加工により、基板の製造と同時に、一方の 基板面に凹凸形状を形成し、散乱面の形成、あるいはエ ンボス加工を行うことができる。

【0042】また、プラスチックをプレス加工すること により形成した基板71の穴(図示せず)に、封止フタ 容易である。また、基板71内に厚膜技術あるいは薄膜 技術で形成したコンデンサあるいは抵抗などの電気回路 を構成してもよい。また、基板71などに凹部(図示せ ず)を形成し、基板85に凸部を形成し、この凹部と凸 部とがちょうどはめ込めるように形成することにより、 基板71と基板85とをはめ込みにより一体化すること ができるように構成してもよい。

【0043】ガラス基板を用いた場合は、画素16の周 辺部にELを蒸着する際に使用する土手を形成してい た。土手(リブ)は樹脂材料を用いて、1.0μm以上 30 3. 5μ m以下の厚みで凸部状に形成する。さらに好ま しくは 1.5μ m以上 2.5μ m以下の高さに形成す る。土手との樹脂からなる土手(凸部)101を基板7 1の形成と同時に作製することもできる。なお、土手1 01材料はアクリル樹脂、ポリイミド樹脂の他、SOG 材料でもよい。土手101は基板71をブレス加工する 際に樹脂の凸部と同時に形成することが好ましい。これ は基板71などを樹脂で形成することにより発生する大 きな効果である。

【0044】とのように樹脂部を基板と同時に形成する ことにより製造時間を短縮できるので低コスト化が可能 である。また、基板71などの製造時に、表示領域部に ドット状に凸部を形成する。この凸部は隣接画素間に形 成するとよい。この凸部は土手101となる。

【0045】なお、以上の実施例では、土手として機能 する凸部を形成するとしたが、これに限定することはな い。例えば、画素部をプレス加工などにより掘り下げる (凹部) としてもよい。なお、平面な基板71を最初に 形成し、その後、再加熱によりプレスして凹凸を形成す る方式も含まれる。

【0046】また、基板71、85を直接着色するとと により、モザイク状のカラーフィルターを形成してもよ い。基板にインクジェット印刷などの技術を用いて染 料、色素などを塗布し、浸透させる。浸透後、高温で乾 燥させ、また、表面をUV樹脂などの樹脂、酸化シリコ ンあるいは酸化窒素などの無機材料で被覆すればよい。 また、グラビア印刷技術、オフセット印刷技術、スピン ナーで膜を塗布し、現像する半導体パターン形成技術な どでカラーフィルターを形成する。同様に技術を用いて 点もある。つまり、プレス加工あるいは切削加工により 10 カラーフィルターの他、黒色もしくは暗色あるいは変調 する光の補色の関係にあるの着色によりブラックマトリ ックス(BM)を直接形成してもよい。また、基板面に 画素に対応するように凹部を形成し、この凹部にカラー フィルター、BMあるいはトランジスタを埋め込むよう に構成してもよい。特に表面をアクリル樹脂で被膜する ことが好ましい。この構成では画素電極面などが平坦化 されるという利点もある。

【0047】また、導電性ポリマーなどにより基板表面 の樹脂を導電化し、画素電極105あるいはカソード電 85の位置決めピンを挿入できるように形成することも 20 極106を直接に構成してもよい。さらに大きくは基板 に穴を開け、この穴にコンデンサなどの電子部品を挿入 する構成も例示される。基板が薄く構成できる利点が発

【0048】また、基板の表面を切削することにより、 自由に模様を形成したりしてもよい。また、基板71な どの周辺部を溶かすことにより形成してもよい。また、 有機EL表示パネルの場合は外部からの水分の進入を阻 止するため、基板の周辺部を溶かして封止してもよい。 【0049】以上のように、基板を樹脂で形成すること により、基板への穴あけ加工が容易である。また、ブレ ス加工などにより自由に基板形状を構成することができ る。また、基板71に穴をあけ、この穴に導電樹脂など を充填し、基板の表と裏とを電気的に導通させたりする こともできる。基板71などが多層回路基板あるいは両 面基板として利用できる。

【0050】また、導電樹脂のかわりに導電ビンなどを 挿入してもよい。形成した穴にコンデンサなどの電子部 品の端子を差し込めるように構成してもよい。また、基 板内に薄膜による回路配線、コンデンサ、コイルあるい は抵抗を形成してもよい。つまり、基板71など自身を 多層の配線基板としてもよい。多層化は薄い基板をはり あわせることのより構成する。はり合わせる基板(フィ ルム)の1枚以上を着色してもよい。

【0051】また、基板材料に染料、色素を加えて基板 自身に着色を行ったり、フィルタを形成したりすること ができる。また、製造番号を基板作製と同時に形成する こともできる。また、表示領域以外の部分だけを着色し たりすることにより、積載したICチップに光が照射さ れることのより誤動作することを防止できる。

【0052】また、基板の表示領域の半分を異なる色に

着色することもできる。これは、樹脂板加工技術(インジェクション加工、コンプレクション加工など)を応用すればよい。また、同様の加工技術を用いることのより表示領域の半分を異なるEL層膜厚にすることもできる。また、表示部と回路部とを同時に形成することもできる。また、表示領域とドライバー積載領域との基板厚みを変化させることも容易である。

【0053】また、基板71または基板85に、画素に対応するように、あるいは表示領域に対応するようにマイクロレンズを形成することもできる。また、基板71、85を加工することにより、回折格子を形成してもよい。また、画素サイズよりも十分に微細な凹凸を形成し、視野角を改善したり、視野角依存性を持たせたりすることができる。なお、このような任意形状の加工、微細加工技術などはオムロン(株)が開発したマイクロレンズ形成するスタンバ技術で実現できる。

【0054】基板71、85が空気と接する面には、反射防止膜(AIRコート)が形成される。基板71などに偏光板などが張り付けられていない場合は、基板71などに直接に反射防止膜(AIRコート)が形成される。偏光板(偏光フィルム)など他の構成材料が張り付けられている場合は、その構成材料の表面などに反射防止膜(AIRコート)が形成される。

【0055】なお、以上の実施例は基板71などがブラスチックで形成することを中心として説明したが、これに限定するものではない。たとえば、基板71、859がガラス基板、金属基板であっても、プレス加工、切削加工などにより、土手101などの凹凸部を形成または構成できる。また、基板への着色なども可能である。したがって、説明した事項はブラスチック基板に限定するものではない。また、基板に限定するものでもない。たとえば、フィルムあるいはシートでもよい。

【0056】また、偏光板の表面へのごみの付着を防止あるいは抑制するため、フッ素樹脂からなる薄膜を形成することが有効である。また、静電防止のために親水基を有する薄膜、導電性ポリマー膜、金属膜などの導電体膜を塗布あるいは蒸着してもよい。

【0057】なお、表示パネルの光入射面あるいは光出射面に配置または形成する偏光板(偏光フィルム)は直線偏光にするものに限定するものではなく、楕円偏光となるものであってもよい。また、複数の偏光板をはり合わせたり、偏光板と位相差板とを組み合わせたり、もしくははり合わせたものを用いてもよい。

【0058】偏光フィルムを構成する主たる材料としてはTACフィルム(トリアセチルセルロースフィルム)が最適である。TACフィルムは、優れた光学特性、表面平滑性および加工適性を有するからである。

【0059】AIRコートは誘電体単層膜もしくは多層膜で形成する構成が例示される。その他、1.35~1.45の低屈折率の樹脂を塗布してもよい。たとえ

ば、フッ素系のアクリル樹脂などが例示される。特に屈 折率が1.37以上1.42以下のものが特性は良好で ある。

【0060】また、AIRコートは3層の構成あるいは2層構成がある。なお、3層の場合は広い可視光の波長帯域での反射を防止するために用いられる。これをマルチコートと呼ぶ。2層の場合は特定の可視光の波長帯域での反射を防止するために用いられる。これをVコートと呼ぶ。マルチコートとVコートは表示バネルの用途に10 応じて使い分ける。なお、2層以上の限定するものではなく、1層でもよい。

【0061】マルチコートの場合は酸化アルミニウム (A12O3)を光学的膜厚が $nd=\lambda/4$ 、ジルコニウム (ZrO2)を $nd1=\lambda/2$ 、フッ化マグネシウム (MgF2)を $nd1=\lambda/4$ 積層して形成する。通常、 λ として520nmもしくはその近傍の値として薄膜は形成される。

【0062】 V コートの場合は一酸化シリコン(Si O)を光学的膜厚 $nd1=\lambda/4$ とフッ化マグネシウム(MgF_1)を $nd1=\lambda/4$ 、もしくは酸化イットリウム(Y_2O_3)とフッ化マグネシウム(MgF_2)を $nd1=\lambda/4$ 積層して形成する。SiOは青色側に吸収帯域があるため青色光を変調する場合は Y_2O_3 を用いた方がよい。また、物質の安定性からも Y_2O_3 の方が安定しているため好ましい。また、 SiO_2 薄膜を使用してもよい。もちろん、低屈折率の樹脂等を用いてAIRコートとしてもよい。たとえばフッ素等のアクリル樹脂が例示される。これらは紫外線硬化タイプを用いることが好ましい。

0 【0063】なお、表示パネルに静電気がチャージされることを防止するため、カバー基板などの導光板、表示パネルなどの表面に親水性の樹脂を塗布しておくこと、あるいはパネルなどの基板材料に親水性が良好な材料で構成しておくことが好ましい。

【0064】1画素には複数のスイッチング素子あるい は電流制御素子としての薄膜トランジスタ(トランジス タ)を形成する。形成するトランジスタは、同じ種類の トランジスタであってもよいし、Pチャンネル型とNチ ャンネル型のトランジスタというように、違う種類のト ランジスタであってもよいが望ましくはスイッチングト ランジスタ、駆動用トランジスタとも同極性のものが望 ましい。またトランジスタの構造は、プレーナー型のト ランジスタで限定されるものではなく、スタガー型で も、逆スタガー型でもよく、また、セルフアライン方式 を用いて不純物領域(ソース、ドレイン)が形成された ものでも、非セルフアライン方式によるものでもよい。 【0065】本発明のEL表示素子15は、基板上に、 ホール注入電極(画素電極)となるITO、1種以上の 有機層と、電子注入電極とが順次積層されたEL構造体 50 を有する。前記基板にはトランジスタが設けられてい

【0066】本発明のEL表示素子を製造するには、ま ず、基板上にトランジスタのアレイを所望の形状に形成 する。そして、平坦化膜上の画素電極として透明電極で あるITOをスパッタ法で成膜、パターニングする。そ の後、有機EL層、電子注入電極等を積層する。

る。

【0067】トランジスタとしては、通常の多結晶シリ コントランジスタを用いればよい。トランジスタは、E L構造体の各画素の端部に設けられ、その大きさは10 $\sim 3.0~\mu\,\mathrm{m}$ 程度である。なお、画素の大きさは $2.0~\mu\,\mathrm{m}$ 10 ×20μm~300μm×300μm程度である。

【0068】基板71上には、トランジスタの配線電極 が設けられる。配線電極は抵抗が低く、ホール注入電極 を電気的に接続して抵抗値を低く抑える機能があり、--般的にはその配線電極は、AI、AIおよび遷移金属 (ただしTiを除く)、Tiまたは窒化チタン(TiN) のいずれか1種または2種以上を含有するものが使 われるが、本発明においてはこの材料に限られるもので はない。EL構造体の下地となるホール注入電極とトラ ンジスタの配線電極とを併せた全体の厚さとしては、特 20 に制限はないが、通常100~1000nm程度とすれ

【0069】トランジスタ11の配線電極とEL構造体 の有機層との間には絶縁層を設ける。絶縁層は、SiO ₂等の酸化ケイ素、窒化ケイ素などの無機系材料をスパ ッタや真空蒸着で成膜したもの、SOG(スピン・オン ・グラス)で形成した酸化ケイ素層、フォトレジスト、 ポリイミド、アクリル樹脂などの樹脂系材料の塗膜な ど、絶縁性を有するものであればいずれであってもよ い。中でもポリイミドが好ましい。また、絶縁層は、配 30 線電極を水分や腐食から守る耐食・耐水膜の役割も果た

【0070】EL構造体の発光ピークは2つ以上であっ てもかまわない。本発明のEL表示素子は、緑および青 色発光部は、例えば、青緑色発光のEL構造体と、緑色 透過層または青色透過層との組み合わせにより得られ る。赤色発光部は、青緑色発光のEL構造体と、このE L 構造体の青緑発光を赤色に近い波長に変換する蛍光変 換層により得ることができる。

るEL構造体について説明する。本発明のEL構造体 は、透明電極である電子注入電極と、1種以上の有機層 と、ホール注入電極とを有する。有機層は、それぞれ少 なくともI層のホール輸送層および発光層を有し、例え ば、電子注入輸送層、発光層、正孔輸送層、正孔注入層 を順次有する。なお、ホール輸送層はなくてもよい。本 発明のEL構造体の有機層は、種々の構成とすることが でき、電子注入・輸送層を省略したり、あるいは発光層 と一体としたり、正孔注入輸送層と発光層とを混合して

くは蒸着法で成膜される仕事関数の小さい金属、化合物 または合金で構成される。

【0072】ホール注入電極としては、ホール注入電極 側から発光した光を取り出す構造であるため、例えば、 ITO(錫ドープ酸化インジウム)、IZO(亜鉛ドー プ酸化インジウム)、ZnO、SnO, 、In2O, 等が挙げられるが、特にITO、IZOが好ましい。ホ ール注入電極の厚さは、ホール注入を十分行える一定以 上の厚さを有すれば良く、通常、10~500nm程度 とすることが好ましい。素子の信頼性を向上させるため に駆動電圧が低いことが必要であるが、好ましいものと して、10~30Ω/□ (膜厚50~300nm)のI TOが挙げられる。実際に使用する場合には、ITO等 のホール注入電極界面での反射による干渉効果が、光取 り出し効率や色純度を十分に満足するように、電極の膜 厚や光学定数を設定すればよい。

【0073】ホール注入電極は、蒸着法等によっても形 成できるが、スパッタ法により形成することが好まし い。スパッタガスとしては、特に制限するものではな く、Ar、He、Ne、Kr、Xe等の不活性ガス、あ るいはとれらの混合ガスを用いればよい。

【0074】電子注入電極は、蒸着、スパッタ法等、好 ましくは蒸着法で成膜される仕事関数の小さい金属、化 合物または合金で構成される。成膜される電子注入電極 の構成材料としては例えば、K、Li、Na、Mg、L a, Ce, Ca, Sr, Ba, Al, Ag, In, S n、Zn、Zr等の金属元素単体、または安定性を向上 させるためにそれらを含む2成分、3成分の合金系を用 いることが好ましい。合金系としては、例えばAg・M g (Ag:1~20at%), Al·Li (Li:0. $3\sim14$ at%), In·Mg (Mg: $50\sim80$ at %)、Al·Ca (Ca: 5~20at%) 等が好まし

【0075】電子注入電極薄膜の厚さは、電子注入を十 分行える一定以上の厚さとすれば良く、0. 1 n m以 上、好ましくは1nm以上とすればよい。また、その上 限値には特に制限はないが、通常、膜厚は $100\sim50$ 0 n m程度とすればよい。

【0076】正孔注入層は、ホール注入電極からの正孔 【0071】次に、本発明のEL表示素子15を構成す 40 の注入を容易にする機能を有し、正孔輸送層は、正孔を 輸送する機能および電子を妨げる機能を有し、電荷注入 層、電荷輸送層とも称される。

【0077】電子注入輸送層は、発光層に用いる化合物 の電子注入輸送機能がさほど高くないときなどに設けら れ、電子注入電極からの電子の注入を容易にする機能、 電子を輸送する機能および正孔を妨げる機能を有する。 正孔注入層、正孔輸送層および電子注入輸送層は、発光 層へ注入される正孔や電子を増大・閉じ込めさせ、再結 合領域を最適化させ、発光効率を改善する。なお、電子 もよい。電子注入電極は、蒸着、スパッタ法等、好まし 50 注入輸送層は、注入機能を持つ層と輸送機能を持つ層と

に別個に設けてもよい。

【0078】発光層の厚さ、正孔注入層と正孔輸送層と を併せた厚さおよび電子注入輸送層の厚さは特に限定さ れず、形成方法によっても異なるが、通常、 $5 \sim 100$ nm程度とすることが好ましい。

【0079】正孔注入層、正孔輸送層の厚さおよび電子 注入輸送層の厚さは、再結合・発光領域の設計による が、発光層の厚さと同程度もしくは $1/10\sim10$ 倍程 度とすればよい。正孔注入層、正孔輸送層の厚さ、およ び、電子注入層と電子輸送層とを分ける場合のそれぞれ 10 の厚さは、注入層は1nm以上、輸送層は20nm以上 とするのが好ましい。このときの注入層、輸送層の厚さ の上限は、通常、注入層で100nm程度、輸送層で1 00nm程度である。このような膜厚については注入輸 送層を2層設けるときも同じである。

【0080】また、組み合わせる発光層や電子注入輸送 層や正孔注入輸送層のキャリア移動度やキャリア密度 (イオン化ポテンシャル・電子親和力により決まる)を 考慮しながら、膜厚をコントロールすることで、再結合 領域・発光領域を自由に設計することが可能であり、発 20 光色の設計や、両電極の干渉効果による発光輝度・発光 スペクトルの制御や、発光の空間分布の制御を可能にで きる。

【0081】本発明のEL素子15の発光層には、発光 機能を有する化合物である蛍光性物質を含有させる。と の蛍光性物質としては、トリス(8-キノリノラト)ア ルミニウム〔Ala3〕等の金属錯体色素、フェニルア ントラセン誘導体、テトラアリールエテン誘導体、青緑 色発光材料が挙げられる。

【0082】なお、正孔注入層の材料に2%のフタルシ 30 アニンを添加したCuPcを採用するとよい。CuPc を単独で使う場合に比較して格段に耐熱性が向上する。 【0083】85℃で1000時間駆動した後の輝度 は、初期の輝度(400cd/m2に設定)に対し、C uPcのみでは約45%低下するが、フタルシアニンを 添加したものが約35%減にとどまる。これは、フタル シアニンの添加によってCuPcの結晶化が抑制された ためと推定される。CuPcがアモルファス状態を保て は、輝度低下を抑えることができる。フタルシアニン添 加による耐熱性向上の効果は、1%以上5%以上で最も 40 大きくなる。特に1%以上3%以下が適切である。な お、20%くらいまでは添加の効果はあるが、それ以上 に添加量が増えるとかえって耐熱性は低下する。

【0084】青色発光の有機EL素子15は、発光層の 材料に発光波長が約400nmの「DMPhen(Tr iphenylamine)」を用いるとよい。この 際、発光効率を高める目的で、電子注入層(Batho cuproine)と正孔注入層(M-MTDATX A)にバンド・ギャップが発光層と同じ材料を採用する

いDMPhenを発光層に用いただけでは、電子は電子 注入層に、正孔は正孔注入層にとどまり、発光層で電子 と正孔の再結合が起こりにくいからである。 DMPh e nのようにアミン基を備える発光材料は構造が不安定で 長寿命化し難いという課題に対しては、DMPhen中 で励起したエネルギーをドーパントに移動させ、ドーパ ントから発光させることにより解決できる。

【0085】EL材料として、りん光発光材料を用いる ことにより発光効率を向上できる。蛍光発光材料は、そ の外部量子効率は2~3%程度である。蛍光発光材料は 内部量子効率(励起によるエネルギーが光に変わる効 率)が25%なのに対し、りん光発光材料は100%近 くに達するため、外部量子効率が高くなる。

【0086】有機EL素子の発光層のホスト材料にはC BPを用いるとよい。ここに赤色(R)や緑色(G)、 青色(B)のりん光発光材料をドーピングしている。ド ーピングした材料はすべてIrを含む。R材料はBtp 2Ir(acac)、G材料は(ppy)2Ir(ac ac)、B材料はFIrpicを用いると良い。

【0087】また、正孔注入層・正孔輸送層には、各種 有機化合物を用いることができる。正孔注入輸送層、発 光層および電子注入輸送層の形成には、均質な薄膜が形 成できることから真空蒸着法を用いることが好ましい。 以下、本発明のEL表示パネルの製造方法および構造に ついてさらに詳しく説明をする。以前に説明したよう に、まず、アレイ基板71に画素を駆動するトランジス タ11を形成する。1つの画素は2個以上、好ましくは 4個または5個のトランジスタで構成される。また、画 素は電流プログラムされ、プログラムされた電流がEL 素子15に供給される。通常、電流プログラムされた値 は電圧値として蓄積容量19に保持される。とのトラン ジスタ11の組み合わせなど画素構成については後に説 明をする。次にトランジスタ11に正孔注入電極として の画素電極を形成する。画素電極105はフォトリソグ ラフィーによりパターン化する。なお、トランジスタ 1 1の下層、あるいは上層にはトランジスタ11に光入射 することにより発生するホトコンダクタ現象(以後、ホ トコンと呼ぶ)による画質劣化を防止するために、遮光 膜を形成または配置する。なお、電流プログラムとは、 ソースドライバ回路14からプログラム電流を画素に印 加し(もしくは画素からソースドライバ回路14に吸収 し)、この電流に相当する信号値を画素に保持させるも のである。との保持された信号値に対応する電流をEL 素子15に流す(もしくは、EL素子15から流し込 む)。つまり、電流でプログラムし、プログラムされた 電流に相当(対応)する電流をEL素子15に流すよう にするものである。一方、電圧プログラムとは、ソース ドライバ回路14からプログラム電圧を画素に印加し、 この電圧に相当する信号値を画素に保持させるものであ ことが好ましい。バンド・ギャップが3. $4 \in \mathbb{V}$ と大き 50 る。この保持された電圧に対応する電流をEL素子1.5

に流す。つまり、電圧でプログラムし、画素内で電圧を 電流値に変換し、プログラムされた電圧に相当(対応) する電流をEL素子15に流すようにするものである。 プラスチック基板にトランジスタを形成するためには、 有機半導体を形成する表面を加工することで、炭素と水 素からなるベンタセン分子を利用し電子薄膜を形成すれ ばよい。この薄膜は、従来の結晶粒の20倍から100 倍の大きさを持つとともに、電子デバイス製造に適した 十分な半導体特性を具備する。ペンタセンは、シリコン 基板上で成長する際に表面の不純物に付着する傾向があ 10 い。 る。このため、成長が不規則となり、髙品質のデバイス を製造するには小さすぎる結晶粒になる。結晶粒をより 大きく成長させるために、まずシリコン基板の上に、シ クロヘキセンと呼ばれる分子の単一層「分子バッファ」 を塗布するとよい。この層がシリコン上の「stick y sites(くっつきやすい場所)」を覆うため、 清浄な表面ができてペンタセンが非常に大きな結晶粒に まで成長する。これらの新しい大きな結晶粒の薄膜を使 うことにより、大型結晶粒のペンタセンを用いたフレキ シブルなトランジスタ(トランジスタ)を作製すること 20 ができる。このようなフレキシブルなトランジスタの大 量生産のために、低い温度で液状の材料を塗ることによ ってトランジスタ(トランジスタ)を製造することがで きる。また、基板上にゲートとなる金属薄膜と島状に形 成し、この上にアモルファスシリコン膜を蒸着あるいは 塗布した後、加熱して半導体膜を形成してもよい。島状 に形成した部分に半導体膜が良好に結晶化する。そのた め、モビリティが良好となる。有機トランジスタ(トラ ンジスタ)として、静電誘導トランジスタ(SIT)と 呼ぶ構造を採用することが好ましい。アモルファス状態 30 のベンタセンを使用する。正孔の移動度は 1×1 0 c m*/Vsと結晶化したペンタセンよりも低い。しかし、 SIT構造を採用することにより周波数特性を高めるこ とができる。ペンタセンの膜厚は100以上300nm とすることが好ましい。

【0088】また、有機トランジスタとしてp型電界効 果トランジスタでもよい。プラスチック基板上にトラン ジスタを形成できる。ブラスチック基板ごと折り曲げる ことが可能なので、フレキシブルなトランジスタ型表示 パネルを構成できるベンタセンは多結晶状態とすること が好ましい。ゲート絶縁膜の材料にはPMMAを使用す ることが好ましい。有機トランジスタの活性層にはナフ タセンを使ってもよい。洗浄時に酸素プラズマ、〇2ア ッシャーを使用すると、画素電極105の周辺部の平坦 化膜102も同時にアッシングされ、画素電極105の 周辺部がえぐられてしまう。この課題を解決するため に、画素電極105の周辺部をアクリル樹脂からなるエ ッジ保護膜(基本的には土手101)を形成している。 エッジ保護膜105の構成材料としては、平坦化膜10

機材料と同一材料が例示され、その他、Si〇2、Si $N_{\mathbf{x}}$ などの無機材料が例示される。その他、 $A \mid_{\mathbf{z}} O_{\mathbf{x}}$ 、 Ta,〇,などであってもよいことは言うまでもない。エ ッジ保護膜101は画素電極105のバターニング後、 画素電極105間を埋めるように形成する。もちろん、 このエッジ保護膜101を2以上4μm以下の高さに形 成し、有機EL材料を塗り分ける際のメタルマスクの土 手(メタルマスクが画素電極105とが直接に接しない ようにするスペーサ)としてもよいことは言うまでもな

【0089】ゲート絶縁膜に比誘電率が24と高いTa 2○5を採用するとよい。ゲート絶縁膜の厚さは129 n mと厚く、しかもチャネル長は500μmと長いにも関 わらずP型トランジスタは電源電圧-5Vで良好に動作 する。チャネル層の材料には、ペンタセンと呼ばれる有 機材料を用いる。キャリアである正孔(ホール)の移動 度は0.40cm²/Vs以上、トランジスタがオン時 のドレイン電流と、オフ時の漏れ電流との比は10′を 実現できる。

【0090】画素電極105上にEL膜(15R (赤)、15G(緑)、15B(青))が形成される。 各EL膜15はわずかな隙間をあけて形成されるか、周 辺部を重ねられる。重ねられた箇所はほとんど発光しな い。また、EL膜15上にカソードとなるアルミ膜10 6が形成される。真空蒸着装置は市販の高真空蒸着装置 (日本真空技術株式会社製、EBV-6DA型)を改造 した装置を用いる。主たる排気装置は排気速度1500 リットル/minのターボ分子ポンプ(大阪真空株式会 社製、TC1500)であり、到達真空度は約1×10 e-6Torr以下であり、全ての蒸着は2~3×10e - 『Torrの範囲で行う。また、全ての蒸着はタングス テン製の抵抗加熱式蒸着ボートに直流電源(菊水電子株 式会社製、PAKIO-70A)を接続して行うとよ 41

【0091】とのようにして真空層中に配置したアレイ 基板上に、カーボン膜20~50nmを成膜する。次 に、正孔注入層として4-(N、N-ビス(p-メチル フェニル) アミノ) $-\alpha$ -フェニルスチルベンを0. 3nm/secの蒸着速度で膜厚約5nmに形成する。正 孔輸送層として、N、N'ービス(4'ージフェニルア ミノー4 -ピフェニリル)-N、N'-ジフェニルベン ジジン(保土ヶ谷化学株式会社製)と、4-N、N-ジ フェニルアミノーα-フェニルスチルベンを、それぞれ 0. 3 n m/s および0. 0 l n m/s の蒸着速度で共 蒸着して膜厚約80nmに形成した。発光層(電子輸送 層)としてトリス(8-キノリノラト)アルミニウム (同仁化学株式会社製)を0.3 n m/s e c の蒸着速 度で膜厚約40nmに形成する。次に、電子注入電極と して、AILi合金(高純度化学株式会社製、AI/L 2を構成するアクリル系樹脂、ポリイミド樹脂などの有 50 i 重量比99/1)から低温でLiのみを、約0.1n

m/secの蒸着速度で膜厚約lnmに形成し、続い て、その $A \mid L \mid$ 合金をさらに昇温する。 $L \mid$ が出尽く した状態から、Alのみを、約1.5nm/sの蒸着速 度で膜厚約100nmに形成し、積層型の電子注入電極 とした。このようにして作成した有機薄膜EL素子15 は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素雰囲 気下で、コーニング7059ガラス製の封止フタ85を シール接着剤(シール剤)(アネルバ株式会社製、商品 名スーパーバックシール953-7000)で貼り付け て表示パネルとする。なお、封止フタ85とアレイ基板(10 71との空間には乾燥剤107を配置する。これは、有 機EL膜15は湿度に弱いためである。乾燥剤107に よりシール剤を浸透する水分を吸収し有機EL膜15の 劣化を防止する。シール剤 1 5 からの水分の浸透を抑制 するためには外部からの経路(パス)を長くすることが 良好な対策である。このため、本発明の表示パネルで は、表示領域の周辺部に微細な凹凸を形成している。ア レイ基板71の周辺部に形成した凹凸部は少なくとも2 重に形成する。凸と凸との間隔(形成ピッチ)は100 μm以上500μm以下に形成することが好ましく、ま た、凸の高さは 30μ m以上 300μ m以下とすること が好ましい。この凸部はスタンパ技術で形成する。この スタンパ技術はオムロン社がマイクロレンズ形成の方法 として採用している方式、松下電器がCDのピックアッ プレンズで微小レンズの形成方式として用いている方式 などを応用する。一方、封止フタ85にも凹または凸部 を形成する。凹または凸部の形成ピッチは基板71に形 成した凸部の形成ピッチと同一にする。このように基板 71と基板85の凹または凸部の形成ピッチを同一にす ることにより凸部に凹部がちょうどはまり込む。そのた め、表示パネルの製造時に封止フタ85とアレイ基板7 1 との位置ずれが発生しない。凸部と凹部間にはシール 剤を配置する。シール剤は封止フタ85とアレイ基板7 1とを接着するとともに、外部からの水分の浸入を防止 する。

【0092】シール剤としてはUV(紫外線)硬化型で アクリル系の樹脂からなるものを用いることが好まし い。また、アクリル樹脂はフッ素基を有するものを用い ることが好ましい。その他、エボキシ系の接着剤あるい は粘着剤を用いてもよい。接着剤あるいは粘着剤の屈折 40 率は1.47以上1.54以下のものを用いることが好 ましい。特にシール接着剤は酸化チタンの微粉末、酸化 シリコンなどの微粉末を重量比で65%以上95%以下 の割合で添加することが好ましい。また、この微粉末の 粒子径は平均直径20μm以上100μm以下とするこ とが好ましい。微粉末の重量比が多くなるほど外部から の湿度の進入を抑制する効果が高くなる。しかし、あま りに多いと気泡などが入りやすく、かえって空間が大き くなりシール効果が低下してしまう。乾燥剤107の重

g以下をすることが好ましい。特にシールの長さ10m mあたり0.06g以上0.15g以下をすることが望 ましい。乾燥剤の量がすくなすぎると水分防止効果が少 なくすぐに有機EL層15が劣化する。多すぎると乾燥 剤がシールをする際に障害となり、良好なシールを行う ことができない。なお、乾燥剤107はシート状に形成 しておき、フタ85とEL膜間に配置するとよい。その 際、乾燥剤107にUV硬化樹脂を塗布しておき、配置 後、紫外線を照射し、UV樹脂を硬化させて固定させる とよい。図10はガラスのフタ85を用いて封止する構 成であるが、図11のようにフィルム(薄膜でもよい。 つまり薄膜封止膜)111を用いた封止であってもよ い。たとえば、封止フィルム(薄膜封止膜)111とし ては電解コンデンサのフィルムにDLC(ダイヤモンド ライク カーボン)を蒸着したものを用いることが例 示される。とのフィルムは水分浸透性が極めて悪い (防 湿)。とのフィルムを封止膜111して用いる。また、 DLC膜などを電極106の表面に直接蒸着する構成も のよいことは言うまでもない。なお、この場合は、カソ 20 ードとアノードの位置関係は逆転する場合がある。薄膜 の膜厚はn・d(nは薄膜の屈折率、複数の薄膜が積層 されている場合はそれらの屈折率を総合(各薄膜のn・ dを計算)にして計算する。 d は薄膜の膜厚、複数の薄 膜が積層されている場合はそれらの屈折率を総合して計 算する。)が、EL素子15の発光主波長λ以下となる ようにするとよい。この条件を満足させることにより、 EL素子15からの光取り出し効率が、ガラス基板で封 止した場合に比較して2倍以上になる。また、アルミニ ウムと銀の合金あるいは混合物あるいは積層物を形成し 30 てもよい。以上のようにフタ85を用いず、封止膜11 1で封止する構成を薄膜封止と呼ぶ。基板71側から光 を取り出す「下取り出し(図10を参照、光取り出し方 向は図10の矢印方向である)」の場合の薄膜封止は、 EL膜を形成後、EL膜上にカソードとなるアルミ電極 を形成する。次にこのアルミ膜上に緩衝層としての樹脂 層を形成する。緩衝層としては、アクリル、エポキシな どの有機材料が例示される。また、膜厚は1μm以上1 0 μm以下の厚みが適する。さらに好ましくは、膜厚は $2 \mu m$ 以上 $6 \mu m$ 以下の厚みが適する。この緩衝膜上の 封止膜74を形成する。緩衝膜がないと、応力によりE L膜の構造が崩れ、筋状に欠陥が発生する。封止膜11 1は前述したように、DLC(ダイヤモンド ライク カーボン)、あるいは電界コンデンサの層構造(誘電体 薄膜とアルミ薄膜とを交互に多層蒸着した構造)が例示 される。EL層15側から光を取り出す「上取り出し図 11を参照、光取り出し方向は図11の矢印方向であ る」」の場合の薄膜封止は、EL膜15を形成後、EL 膜15上にカソード(アノード)となるAg-Mg膜を 20オングストローム以上300オングストロームの膜 量はシールの長さ10mmあたり0.04g以上0.2 50 厚で形成する。その上に、ITOなどの透明電極を形成

して低抵抗化する。次にこの電極膜上に緩衝層としての 樹脂層を形成する。との緩衝膜上に封止膜111を形成 する。有機EL層15から発生した光の半分は、反射膜 106で反射され、アレイ基板71と透過して出射され る。しかし、反射膜106には外光を反射し写り込みが 発生して表示コントラストを低下させる。この対策のた めに、アレイ基板71にλ/4板108および偏光板 (偏光フィルム) 109を配置している。なお、画素が 反射電極の場合はEL層15から発生した光は上方向に 出射される。したがって、位相板108および偏光板1 09は光出射側に配置することはいうまでもない。な お、反射型画素は、画素電極105を、アルミニウム、 クロム、銀などで構成して得られる。また、画素電極 1 05の表面に、凸部(もしくは凹凸部)を設けることで 有機EL層15との界面が広くなり発光面積が大きくな り、また、発光効率が向上する。なお、カソード106 (アノード105)となる反射膜を透明電極に形成す る、あるいは反射率を30%以下に低減できる場合は、 円偏光板は不要である。写り込みが大幅に減少するから である。また、光の干渉も低減し望ましい。

【0093】また、ディスプレイ内部に2層の薄膜を形成することによって実現する外光反射を光学干渉によって打ち消すことで有機EL表示パネルのコントラストを向上することができる。従来の円偏光板を使う場合に比べてコストを低減できる。また、円偏光板が抱えていた拡散反射の問題や、表示色の視野角依存性及び有機EL発光層の膜厚依存性の問題を解決できる。

【0094】基板71と偏光板(偏光フィルム)109間には1枚あるいは複数の位相フィルム108(位相板、位相回転手段、位相差板、位相差フィルム)が配置 30される。位相フィルムとしてはポリカーボネートを使用することが好ましい。位相フィルムは入射光を出射光に位相差を発生させ、効率よく光変調を行うのに寄与する。

【0095】その他、位相フィルムとして、ポリエステ ル樹脂、PVA樹脂、ボリサルホン樹脂、塩化ビニール 樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン 樹脂等の有機樹脂板あるいは有機樹脂フィルムなどを用 いてもよい。その他、水晶などの結晶を用いてもよい。 1つの位相板の位相差は一軸方向に50nm以上350 40 n m以下とすることが好ましく、さらには80n m以上 220nm以下とすることが好ましい。なお、位相フィ ルムと偏光板とを一体化した円偏光板(円偏光フィル ム)を用いてもよいことはいうまでもない。位相フィル ム108は染料あるいは顔料で着色しフィルタとしての 機能をもたせることが好ましい。特に有機EL15は赤 (R)の純度が悪い。そのため、着色した位相フィルム 108で一定の波長範囲をカットして色温度を調整す る。カラーフィルターは、染色フィルタとして顔料分散 タイプの樹脂で設けられるのが一般的である。顔料が特 50 る。

定の波長帯域の光を吸収して、吸収されなかった波長帯域の光を透過する。

【0096】以上のように位相フィルム108の一部もしくは全体を着色したり、一部もしくは全体に拡散機能をもたせたりしてもよい。また、表面をエンボス加工したり、反射防止のために反射防止膜を形成したりしてもよい。また、画像表示に有効でない箇所もしくは支障のない箇所に、遮光膜もしくは光吸収膜を形成し、表示画像の黒レベルをひきしめたり、ハレーション防止によるコントラスト向上効果を発揮させたりすることが好ましい。また、位相フィルムの表面に凹凸を形成することによりかまぼこ状あるいはマトリックス状にマイクロレンズを形成してもよい。マイクロレンズは1つの画素電極あるいは3原色の画素にそれぞれ対応するように配置する。

【0097】先にも記述したが、位相フィルムの機能はカラーフィルターに持たせてもよい。たとえば、カラーフィルターの形成時に圧延し、もしくは光重合により一定の方向に位相差が生じるようにすることにより位相差を発生させることができる。その他、平滑化膜102を光重合させることにより位相差を持たせてもよい。このように構成すれば位相フィルムを基板外に構成あるいは配置する必要がなくなり表示パネルの構成が簡易になり、低コスト化が望める。なお、以上の事項は偏光板に適用してもよいことはいうまでもない。

【0098】偏光板(偏光フィルム)109を構成する主たる材料としてはTACフィルム(トリアセチルセルロースフィルム)が最適である。TACフィルムは、優れた光学特性、表面平滑性および加工適性を有するからである。TACフィルムの製造については、溶液流延製膜技術で作製することが最適である。

【0099】偏光板109はヨウ素などをボリビニールアルコール(PVA)樹脂に添加した樹脂フィルムのものが例示される。一対の偏光分離手段の偏光板109は入射光のうち特定の偏光軸方向と異なる方向の偏光成分を吸収することにより偏光分離を行うので、光の利用効率が比較的悪い。そこで、入射光のうち特定の偏光軸方向と異なる方向の偏光成分(reflective polarizer:リフレクティブ・ボラライザー)を反射することにより偏光分離を行う反射偏光子を用いてもよい。このように構成すれば、反射偏光子により光の利用効率が高まって、偏光板を用いた上述の例よりもより明るい表示が可能となる。

【0100】また、このような偏光板や反射偏光子以外にも、本発明の偏光分離手段としては、例えばコレステリック液晶層と(1/4)入板108を組み合わせたもの、ブリュースターの角度を利用して反射偏光と透過偏光とに分離するもの、ホログラムを利用するもの、偏光ビームスプリッタ(PBS)等を用いることも可能である。

【0101】図10では図示していないが、偏光板10 9の表面にはAIRコートを施している。AIRコート は誘電体単層膜もしくは多層膜で形成する構成が例示さ れる。その他、1. $35 \sim 1$. 45の低屈折率の樹脂を 塗布してもよい。たとえば、フッ素系のアクリル樹脂な どが例示される。特に屈折率が1.37以上1.42以 下のものが特性は良好である。

【0102】また、AIRコートは3層の構成あるいは 2層構成がある。なお、3層の場合は広い可視光の波長 コートと呼ぶ。2層の場合は特定の可視光の波長帯域で の反射を防止するために用いられ、これをVコートと呼 ぶ。マルチコートとVコートは表示パネルの用途に応じ て使い分ける。なお、2層以上の限定するものではな く、1層でもよい。

【0103】マルチコートの場合は酸化アルミニウム $(A l_2 O_3)$ を光学的膜厚が $n d = \lambda / 4$ 、ジルコニウ ム(Z r O₂)をn d l = λ / 2、フッ化マグネシウム (MgF_{λ}) をndl= $\lambda/4$ 積層して形成する。通 常、入として520nmもしくはその近傍の値として薄 20 膜は形成される。Vコートの場合は一酸化シリコン(S i O)を光学的膜厚n d 1 = λ / 4 とフッ化マグネシウ ム(Mg F_{2})をnd $1 = \lambda / 4$ 、もしくは酸化イット リウム (Y,O,) とフッ化マグネシウム (MgF,) を $n d 1 = \lambda / 4$ 積層して形成する。S i Oは青色側に 吸収帯域があるため青色光を変調する場合はY.○,を用 いた方がよい。また、物質の安定性からもY、〇,の方が 安定しているため好ましい。また、SiOュ薄膜を使用 してもよい。もちろん、低屈折率の樹脂等を用いてAI 脂が例示される。とれらは紫外線硬化タイプを用いると とが好ましい。

【0104】なお、表示パネルに静電気がチャージされ ることを防止するため、表示パネルなどの表面に親水性 の樹脂を塗布しておくことが好ましい。その他、表面反 射を防止するため、偏光板54の表面などにエンボス加 工を行ってもよい。また、画素電極105にはトランジ スタが接続されるとしたがこれに限定されるものではな い。アクティブマトリックスとは、スイッチング素子と して薄膜トランジスタ (トランジスタ) の他、ダイオー 40 に現れる。 ド方式(TFD)、バリスタ、サイリスタ、リングダイ オード、ホトダオード、ホトトランジスタ、FET、M OSトランジスタ、PLZT素子などでもよいことは言 うまでもない。つまり、スイッチ素子11、駆動素子1 1と構成するものはこれらのいずれでも使用することが できる。また、略ストライプ状電極を複数本配置した単 純マトリックス型の画素構成でもよい。また、トランジ スタはLDD (ロー ドーピング ドレイン) 構造を採 用することが好ましい。なお、トランジスタとは、FE

ての素子一般を意味する。また、EL膜の構成、パネル 構造などは単純マトリックス型表示パネルにも適用でき ることは言うまでもない。また、本明細書ではEL素子 として有機EL素子(OEL、PEL、PLED、OL EDなど多種多様な略称で記述される)15を例のあげ て説明するがこれに限定するものではなく、無機EL素 子にも適用されることは言うまでもない。

【0105】まず、有機EL表示パネルに用いられるア クティブマトリックス方式は、1. 特定の画素を選択 帯域での反射を防止するために用いられ、これをマルチ 10 し、必要な表示情報を与えられること。2 、1 フレーム 期間を通じてEL素子に電流を流すことができることと いう2つの条件を満足させなければならない。

> 【0106】この2つの条件を満足させるため、図62 に図示する従来の有機ELの画素構成では、第1のトラ ンジスタ11bは画素を選択するためのスイッチング用 トランジスタ、第2のトランジスタ11aはEL素子 (EL膜) 15 に電流を供給するための駆動用トランジ スタとする。

【0107】ここで液晶に用いられるアクティブマトリ ックス方式と比較すると、スイッチング用トランジスタ 11 b は液晶用にも必要であるが、駆動用トランジスタ 11aはEL素子15を点灯させるために必要である。 この理由は液晶の場合は、電圧を印加することでオン状 態を保持することができるが、EL素子15の場合は、 電流を流しつづけなければ画素16の点灯状態を維持で きないからである。

【0108】したがって、EL表示バネルでは電流を流 し続けるためにトランジスタ11aをオンさせ続けなけ ればならない。まず、走査線、データ線が両方ともオン Rコートとしてもよい。たとえばフッ素等のアクリル樹 30 になると、スイッチング用トランジスタ11bを通して キャパシタ19に電荷が蓄積される。このキャパシタ1 9が駆動用トランジスタ11aのゲートに電圧を加え続 けるため、スイッチング用トランジスタ11bがオフに なっても、電流供給線(Vdd)から電流が流れつづ け、1フレーム期間にわたり画素16をオンできる。

【0109】この構成を用いて階調を表示させる場合、 駆動用トランジスタ11aのゲート電圧として階調に応 じた電圧を印加する必要がある。したがって、駆動用ト ランジスタ11aのオン電流のばらつきがそのまま表示

【0110】トランジスタのオン電流は単結晶で形成さ れたトランジスタであれば、きわめて均一であるが、安 価なガラス基板に形成することのできる形成温度が45 0 度以下の低温ポリシリ技術で形成した低温多結晶トタ ンジスタでは、そのしきい値のばらつきが±0.2V~ 0.5 Vの範囲でばらつきがある。そのため、駆動用ト ランジスタ11aを流れるオン電流がこれに対応してば らつき、表示にムラが発生する。これらのムラは、しき い値電圧のばらつきのみならず、トランジスタの移動 Tなどスイッチングなどのトランジスタ動作をするすべ 50 度、ゲート絶縁膜の厚みなどでも発生する。また、トラ

ンジスタ11の劣化によっても特性は変化する。なお、 低温ポリシリコン技術に限定されるものではなく、プロ セス温度が450度(摂氏)以上の高温ポリシリコン技 術を用いて構成してもよく、また、固相(CGS)成長 させた半導体膜を用いてTFTなどを形成したものをも ちいてもよい。その他、有機TFTを用いたものであっ ても良い。なお、本明細書では低温ポリシリコン技術で 形成したTFTを主として説明する。しかし、TFTの バラツキが発生するなどの課題は他の方式でも同一であ

【0111】したがって、アナログ的に階調を表示させ る方法では、均一な表示を得るために、デバイスの特性 を厳密に制御する必要があり、現状の低温多結晶ポリシ リコントランジスタではこのバラツキを所定範囲以内の 抑えるというスペックを満足できない。この問題を解決 するため、1画素内に4つ以上のトランジスタをもうけ て、しきい値電圧のばらつきをコンデンサにより補償さ せて均一な電流を得る方法、定電流回路を1画素ごとに 形成し電流の均一化を図る方法などが考えられる。

【0112】しかしながら、これらの方法は、プログラ ムされる電流がEL素子15を通じてプログラムされる ため電流経路が変化した場合に電源ラインに接続される スイッチングトランジスタに対し駆動電流を制御するト ランジスタがソースフォロワとなり駆動マージンが狭く なる。したがって、駆動電圧が高くなるという課題を有 する。

【0113】また、電源に接続するスイッチングトラン ジスタをインピーダンスの低い領域で使用する必要があ り、この動作範囲がEL素子15の特性変動により影響 を受けるという課題もある。その上、飽和領域における 30 電圧電流特性に、キンク電流が発生する場合、トランジ スタのしきい値電圧の変動が発生した場合、記憶された 電流値が変動するとう課題もある。

【0114】本発明のEL素子構造は、上記課題に対し て、EL素子15に流れる電流を制御するトランジスタ 11が、ソースフォロワ構成とならず、かつそのトラン ジスタにキンク電流があっても、キンク電流の影響を最 小に抑えることが出来て記憶される電流値の変動を小さ くすることが出来る構成である。

的には図1に示すように単位画素が最低4つからなる複 数のトランジスタ11ならびにEL素子により形成され る。なお、画素電極はソース信号線と重なるように構成 する。つまり、ソース信号線18上に絶縁膜あるいはア クリル材料からなる平坦化膜を形成して絶縁し、この絶 縁膜上に画素電極105を形成する。このようにソース 信号線18上に画素電極を重ねる構成をハイアパーチャ (HA) 構造と呼ぶ。

【0116】ゲート信号線(第1の走査線)17aをア

15駆動用のトランジスタ(トランジスタあるいはスイ ッチング素子) 11 a およびトランジスタ (トランジス タあるいはスイッチング素子) 11cを通して、前記E L素子15に流すべき電流値をソースドライバ回路14 から流す。また、トランジスタ11aのゲートとドレイ ン間を短絡するようにトランジスタ11bがゲート信号 線17aアクティブ(ON電圧を印加)となることによ り開くと共に、トランジスタ11aのゲートとソース間 に接続されたコンデンサ(キャパシタ、蓄積容量、付加 10 容量) 19に、前記電流値を流すようにトランジスタ1 1aのゲート電圧(あるいはドレイン電圧)を記憶する (図3(a)を参照のこと)。

【0117】なお、トランジスタ11aのソース(S) -ゲート(G)間容量(コンデンサ)19は0.2pF 以上の容量とすることが好ましい。他の構成として、別 途、コンデンサ19を形成する構成も例示される。つま り、コンデンサ電極レイヤーとゲート絶縁膜およびゲー トメタルから蓄積容量を形成する構成である。トランジ スタ11cのリークによる輝度低下を防止する観点、表 20 示動作を安定化させるための観点からはこのように別途 コンデンサを構成するほうが好ましい。なお、コンデン サ(蓄積容量) 19の大きさは、0.2pF以上2pF 以下とすることがよく、中でもコンデンサ(蓄積容量) 19の大きさは、0.4pF以上1.2pF以下とする ことがよい。

【0118】なお、コンデンサ19は隣接する画素間の 非表示領域におおむね形成することがこのましい。一般 的に、フルカラー有機EL15を作成する場合、有機E L層15をメタルマスクによるマスク蒸着で形成するた めマスク位置ずれによるEL層の形成位置が発生する。 位置ずれが発生すると各色の有機EL層15(15R、 15G、15B)が重なる危険性がある。そのため、各 色の隣接する画素間の非表示領域は10μm以上離れな ければならない。この部分は発光に寄与しない部分とな る。したがって、蓄積容量19をこの領域に形成するこ とは開口率向上のために有効な手段となる。

【0119】なお、メタルマスクは磁性体で作製し、基 板71の裏面から磁石でメタルマスクを磁力で吸着す る。磁力により、メタルマスクは基板と隙間なく密着す 【0115】本発明のEL表示装置の画素構造は、具体 40 る。以上の製造方法に関する事項は、本発明の他の製造 方法にも適用される。

> 【0120】次に、ゲート信号線17aを非アクティブ (OFF電圧を印加)、ゲート信号線17bをアクティ ブとして、電流の流れる経路を前記第1のトランジスタ 11a並びにEL素子15に接続されたトランジスタ1 1 d ならびに前記E L 素子 1 5 を含む経路に切り替え て、記憶した電流を前記EL素子15に流すように動作 する(図3(b)を参照のこと)。

【0121】この回路は1画素内に4つのトランジスタ クティブ(ON電圧を印加)とすることによりEL素子 50 11を有しており、トランジスタ11a のゲートはト

る。

ランジスタ11bのソースに接続されている。また、ト ランジスタ11bおよびトランジスタ11cのゲートは ゲート信号線17aに接続されている。トランジスタ1 1 bのドレインはトランジスタ11 cのソースならびに トランジスタ11dのソースに接続され、トランジスタ 11cのドレインはソース信号線18に接続されてい る。トランジスタ11dのゲートはゲート信号線17b に接続され、トランジスタ11dのドレインはEL素子 15のアノード電極に接続されている。

【0122】なお、図1ではすべてのトランジスタはP 10 チャンネルで構成している。Pチャンネルは多少Nチャ ンネルのトランジスタに比較してモビリティが低いが、 耐圧が大きくまた劣化も発生しにくいので好ましい。し かし、本発明はEL素子構成をPチャンネルで構成する ことのみに限定するものではない。Nチャンネルのみで 構成してもよい。また、NチャンネルとPチャンネルの 両方を用いて構成してもよい。

【0123】なお、図1においてトランジスタ11c、 11bは同一の極性で構成し、かつNチャンネルで構成 することが好ましい。一般的にPチャンネルトランジス タはNチャンネルトランジスタに比較して、信頼性が高 い、キンク電流が少ないなどの特長があり、電流を制御 することによって目的とする発光強度を得るEL素子l 5に対しては、トランジスタ11aをPチャンネルにす る効果が大きい。最適には画素を構成するTFT11を すべてPチャンネルで形成し、内蔵ゲートドライバ12 もPチャンネルで形成することが好ましい。このように アレイをPチャンネルのみのTFTで形成することによ り、マスク枚数が5枚となり、低コスト化、高歩留まり(30) かを実現できる。

【0124】以下、さらに本発明の理解を容易にするた めに、本発明のEL素子構成について図3を用いて説明 する。本発明のEL素子構成は2つのタイミングにより 制御される。第1のタイミングは必要な電流値を記憶さ せるタイミングである。このタイミングでトランジスタ 11bならびにトランジスタ11cがONすることによ り、等価回路として図3(a)となる。ここで、信号線 より所定の電流Iwが書き込まれる。これによりトラン ジスタ11aはゲートとドレインが接続された状態とな 40 り、このトランジスタ11aとトランジスタ11cを通 じて電流 I wが流れる。従って、トランジスタ11aの ゲートーソースの電圧はI1が流れるような電圧V1と なる。

【0125】第2のタイミングはトランジスタ11aと トランジスタ11cが閉じ、トランジスタ11dが開く タイミングであり、そのときの等価回路は図3(b)と なる。トランジスタ11aのソース-ゲート間の電圧は 保持されたままとなる。この場合、トランジスタ11a

【0126】このように動作させると、図5に図示する ようになる。つまり、図5 (a)の51aは表示画面5 0 における、ある時刻での電流プログラムされている画 素(行)(書き込み画素行)を示している。この画素 (行)51aは、図5(b)に図示するように非点灯 (非表示画素(行))とする。他の、画素(行)は表示 画素(行)53とする(非画素53のEL素子15には 電流が流れ、EL素子15が発光している)。

【0127】図1の画素構成の場合、図3 (a) に示す ように、電流プログラム時は、プログラム電流Iwがソ ース信号線18に流れる。この電流 I wがトランジスタ 11aを流れ、Iwを流す電流が保持されるように、コ ンデンサ19に電圧設定(プログラム)される。このと き、トランジスタ11 dはオープン状態(オフ状態)で ある。

【0128】次に、EL素子15に電流を流す期間は図 3 (b) のように、トランジスタ11c、11bがオフ し、トランジスタ11dが動作する。つまり、ゲート信 し、トランジスタ11a、11dはPチャンネルで構成 20 号線17aにオフ電圧(Vgh)が印加され、トランジ スタ11 b、11 cがオフする。一方、ゲート信号線1 7 b にオン電圧(Vg1)が印加され、トランジスタ1 1 dがオンする。

> 【0129】このタイミングチャートを図4に図示す る。なお、図4などにおいて、括弧内の添え字(たとえ ば、(1)など)は画素行の番号を示している。つま り、ゲート信号線17a(1)とは、画素行(1)のゲ ート信号線17aを示している。また、図4の上段の* Hとは、水平走査期間を示している。つまり、1Hとは 第1番目の水平走査期間である。なお、以上の事項は、 説明を容易にするためであって、限定(1Hの番号、1 H周期、画素行番号の順番など) するものではない。 【0130】図4でわかるように、各選択された画素行 (選択期間は、1Hとしている) において、ゲート信号 線17aにオン電圧が印加されている時には、ゲート信 号線17bにはオフ電圧が印加されている。また、との 期間は、EL素子15には電流が流れていない(非点灯 状態)。選択されていない画素行において、ゲート信号 線17aにオフ電圧が印加され、ゲート信号線17bに はオン電圧が印加されている。また、この期間は、EL 素子15に電流が流れている(点灯状態)。

【0131】なお、トランジスタ11aのゲートとトラ ンジスタ11cのゲートは同一のゲート信号線11aに 接続している。しかし、トランジスタ11aのゲートと トランジスタ11cのゲートとを異なるゲート信号線1 1に接続してもよい(図32を参照のこと)。1画素の ゲート信号線は3本となる(図1の構成は2本であ る)。トランジスタ11bのゲートのON/OFFタイ ミングとトランジスタ11cのゲートのON/OFFタ は常に**飽和領域で動作するため、Iwの電流は一定とな** 50 イミング**を個別**に制御することにより、トランジスタ1

1aのばらつきによるEL素子15の電流値バラツキを さらに低減することができる。

【0132】ゲート信号線17aとゲート信号線17b とを共通にし、トランジスタ11cと11dが異なった 導電型(NチャンネルとPチャンネル)とすると、駆動 回路の簡略化、ならびに画素の開口率を向上させること が出来る。

【0133】このように構成すれば本発明の動作タイミ ングとしては信号線からの書きこみ経路がオフになる。 路に分岐があると正確な電流値がトランジスタ11aの ソース(S)-ゲート(G)間容量(コンデンサ)に記 憶されない。トランジスタ11cとトランジスタ11d を異なった導電形にすることにより、お互いの閾値を制 御することによって走査線の切り替わりのタイミングで 必ずトランジスタ11 cがオフしたのちに、トランジス タ11 dがオンすることが可能になる。

【0134】ただし、この場合お互いの閾値を正確にコ ントロールする必要があるのでプロセスの注意が必要で ある。なお、以上述べた回路は最低4つのトランジスタ で実現可能であるが、より正確なタイミングのコントロ ールあるいは後述するように、ミラー効果低減のために トランジスタ11eを図2に示すように、カスケード接 続してトランジスタの総数が4以上になっても動作原理 は同じである。このようにトランジスタ11eを加えた 構成とすることにより、トランジスタ11cを介してプ ログラムした電流がより精度よくEL素子15に流すと とができるようになる。

【0135】図1の構成において、第1のトランジスタ 11aの飽和領域における電流値Idsが下式の条件を 30 があり、非現実的である。 満足させることがさらに好ましい。なお、下式において λの値は、隣接する画素間において0.06以下0.0 1以上の条件を満足させる。

[0136]

 $I d s = k \times (V g s - V t h)^{2} (1 + V d s \times \lambda)$ 本発明では、トランジスタ11aの動作範囲を飽和領域 に限定するが、一般的に飽和領域におけるトランジスタ 特性は、理想的な特性より外れ、ソースードレイン間電 圧の影響を受ける。この効果をミラー効果という。

【0137】隣接する画素におけるそれぞれのトランジ 40 スタ11aに△Vtなる閾値のシフトが発生した場合を 考える。この場合記憶される電流値は同じである。閾値 のシフトを Δ Lとすれば、約 Δ Vimes λ がトランジスタ1laの閾値が変動することによる、EL素子15の電流 値のずれに相当する。したがって、電流のずれをx

(%)以下に抑えるためには、閾値のシフトの許容量を 隣接する画素間でy(V)を許容するとして、λは0. 01×x/y以下でなければならないことが判る。

【0138】この許容値はアプリケーションの輝度によ り変化する。輝度が100cd/m゚から1000cd 50 する場合、4つのトランジスタの特性がそろわなけれ

/m'までの輝度領域においては、変動量が2%以上あ れば人間は変動した境界線を認識する。したがって、輝 度(電流量)の変動量が2%以内であることが必要であ る。輝度が100cd/cm゚より高い場合は隣接する 画素の輝度変化量は2%以上となる。本発明のEL表示 素子を携帯端末用ディスプレイとして用いる場合、その 要求輝度は100cd/m'程度である。実際に図1の 画素構成を試作し、閾値の変動を測定すると、隣接する 画素のトランジスタIIaおいては閾値の変動の最大値 すなわち所定の電流が記憶される際に、電流の流れる経 10 は0.3 Vであることが判った。したがって、輝度の変 動を2%以内に抑えるためにはλは0.06以下でなけ ればならない。しかし、0.01以下にする必要はな い。人間が変化を認識することができないからである。 また、この閾値のバラツキを達成するためにはトランジ スタサイズを十分大きくする必要があり、非現実的であ る。

> 【0139】また、第1のトランジスタ11aの飽和領 域における電流値Idsが下式を満足するように構成す ることが好ましい。なお、λの変動が隣接する画素間に 20 おいて5%以下1%以上とする。

[0140]

 $I d s = k \times (V g s - V t h)^{2} (1 + V d s \times \lambda)$ 隣接する画素間において、たとえ閾値の変動が存在しな い場合でも上記式のλに変動があれば、ELを流れる電 流値が変動する。変動を±2%以内に抑えるためには、 λ の変動を ± 5 %に抑えなければならない。しかし、し かし、1%以下にする必要はない。人間が変化を認識す ることができないからである。また、1%以下を達成す るためにはトランジスタサイズを相当に大きくする必要

【0141】また、実験、アレイ試作および検討によれ ば第1のトランジスタ11aのチャンネル長が10μm 以上200μm以下とすることが好ましい。 さらに好ま しくは、第1のトランジスタ11aのチャンネル長が1 5μm以上150μm以下とすることが好ましい。これ は、チャンネル長しを長くした場合、チャンネルに含ま れる粒界が増えることによって電界が緩和されキンク効 果が低く抑えられるためであると考えられる。

【0142】また、画素を構成するトランジスタ11 が、レーザー再結晶化方法(レーザアニール)により形 成されたポリシリコントランジスタで形成され、すべて のトランジスタにおけるチャンネルの方向がレーザーの 照射方向に対して同一の方向であることが好ましい。ま た、レーザーは同一箇所を2回以上スキャンして半導体 膜を形成することが好ましい。

【0143】本特許の発明の目的は、トランジスタ特性 のばらつきが表示に影響を与えない回路構成を提案する ものであり、そのために4トランジスタ以上が必要であ る。これらのトランジスタ特性により、回路定数を決定 ば、適切な回路定数を求めることが困難である。レーザ 一照射の長軸方向に対して、チャンネル方向が水平の場 合と垂直の場合では、トランジスタ特性の閾値と移動度 が異なって形成される。なお、どちらの場合もばらつき の程度は同じである。水平方向と、垂直方向では移動 度、閾値のあたいの平均値が異なる。したがって、画素 を構成するすべてのトランジスタのチャンネル方向は同 一であるほうが望ましい。

【0144】また、蓄積容量19の容量値をCs、第2 合、次式を満足させることが好ましい。

[0145]3 < Cs/loff < 24さらに好ましくは、次式を満足させることが好ましい。 [0146]6 < Cs/loff < 18トランジスタ11bのオフ電流を5pA以下とすること により、ELを流れる電流値の変化を2%以下に抑える ことが可能である。これはリーク電流が増加すると、電 圧非書き込み状態においてゲート-ソース間(コンデン サの両端)に貯えられた電荷を1フィールド間保持でき 容量が大きければオフ電流の許容量も大きくなる。前記 式を満たすことによって隣接画素間の電流値の変動を2 %以下に抑えることができる。

【0147】また、アクティブマトリックスを構成する トランジスタが p - c hポリシリコン薄膜トランジスタ に構成され、トランジスタ11bがデュアルゲート以上 であるマルチゲート構造とすることが好ましい。トラン ジスタ11bは、トランジスタ11aのソースードレイ ン間のスイッチとして作用するため、できるだけON/ OFF比の高い特性が要求される。トランジスタ11b 30 のゲートの構造をデュアルゲート構造以上のマルチゲー ト構造とすることによりON/OFF比の高い特性を実 現できる。

【0148】また、アクティブマトリックスを構成する トランジスタがポリシリコン薄膜トランジスタで構成さ れており、各トランジスタの (チャンネル幅W) × (チ ャンネル長L)を54μm'以下とすることが好まし

(1)

ジスタ特性のバラツキとは相関がある。トランジスタ特 性におけるばらつきの原因は、レーザーの照射によるエ ネルギーのばらつきなどに起因するものが大きく、した がってこれを吸収するためには、できるだけレーザーの 照射ピッチ(一般的には10数μm)をチャンネル内に より多く含む構造が望ましい。各トランジスタの (チャ

*い。(チャンネル幅W)×(チャンネル長L)とトラン

ンネル幅W)×(チャンネル長L)を54μm²以下と することによりレーザー照射に起因するばらつきがな のトランジスタ11bのオフ電流値を1offとした場 10 く、特性のそろった薄膜トランジスタを得ることができ る。なお、あまりにもトランジスタサイズが小さくなる と面積による特性ばらつきが発生する。したがって、各 トランジスタの (チャンネル幅W) × (チャンネル長

L)は9 μm²以上となるようにする。なお、さらに好 ましくは、各トランジスタの (チャンネル幅W) × (チ ャンネル長L) は16 μm'以上45 μm'以下となるよ うにすることが好ましい。

【0149】また、隣接する単位画素での第1のトラン ジスタ11aの移動度変動が20%以下であるようにす ないためである。したがって、コンデンサ19の蓄積用 20 ることが好ましい。移動度が不足することによりスイッ チングトランジスタの充電能力が劣化し、時間内に必要 な電流値を流すまでに、M1のゲートーソース間の容量 を充電できない。従って移動のばらつきを20%以内に 抑えることにより画素間の輝度のばらつきを認知限以下 にすることができる。

> 【0150】以上の説明は、画素構成が図1の構成とし て説明したが、以上の事項は他の画素構成にも適用する ことができる。以下、その一例として図38の画素構成 について、構成、動作について説明をする。

【0151】EL素子15に流す電流を設定する時、ト ランジスタ11aに流す信号電流をIw、その結果トラ ンジスタ11aに生ずるゲートーソース間電圧をVgs とする。書き込み時はトランジスタ11dによってトラ ンジスタ11aのゲート・ドレイン間が短絡されている ので、トランジスタ11aは飽和領域で動作する。よっ て、「wは、以下の式で与えられる。 [0152]

 $I w = \mu 1 \cdot C \circ x 1 \cdot (W1/L1) / 2 (Vgs - Vth1)^{2}$

ここで、Coxは単位面積当たりのゲート容量であり、 $Cox = \epsilon O \cdot \epsilon r / d$ で与えられる。Vthはトラン ジスタの閾値、μはキャリアの移動度、Ψはチャンネル 幅、Lはチャンネル長、 ϵ 0は真空の移動度、 ϵ r はゲ ート絶縁膜の比誘電率を示し、d はゲート絶縁膜の厚み である。

40※と、「ddは、EL素子15と直列に接続されるトラン ジスタ1 b によって電流レベルが制御される。本発明で は、そのゲートーソース間電圧が(1)式のVgsに一 致するので、トランジスタ1bが飽和領域で動作すると 仮定すれば、以下の式が成り立つ。 [0154]

【0153】EL素子15に流れる電流をIddとする※

 $I d r v = \mu 2 \cdot C o x 2 \cdot (W2/L2)/2 (V g s - V t h 2)$ (2)

絶縁ゲート電界効果型の薄膜トランジスタ(トランジス イン・ソース間電圧として、一般に以下の式で与えられ タ)が飽和領域で動作するための条件は、Vdsをドレ 50 る。

[0155]

|Vds| > |Vgs-Vth| ... ここで、トランジスタ11aとトランジスタ11bは、 小さな画素内部に近接して形成されるため、大略 μ 1 = $\mu 2$ 及び $C \circ x 1 = C \circ x 2$ であり、特に工夫を凝らさx

Idrv/Iw = (W2/L2)/(W1/L1)

ここで注意すべき点は、(1)式及び(2)式に α い て、μ、Cox、Vthの値自体は、画素毎、製品毎、 あるいは製造ロット毎にばらつくのが普通であるが、

v/Iwの値はこれらのばらつきに依存しないというこ とである。

【0157】仮にW1=W2、L1=L2と設計すれ ば、Idrv/Iw=1、すなわちIwとIdrvが同 一の値となる。すなわちトランジスタの特性ばらつきに よらず、EL素子15に流れる駆動電流Iddは、正確 に信号電流Iwと同一になるので、結果としてEL素子 15の発光輝度を正確に制御できる。

【0158】以上の様に、駆動用トランジスタ11aの 的に同一である為、両トランジスタお互いにの共通電位 にあるゲートに対してカットオフレベルの信号電圧が印 加されると、トランジスタ11a及びトランジスタ11 b共に非導通状態になるはずである。ところが、実際に は画素内でもパラメータのばらつきなどの要因により、 Vth1よりもVth2が低くなってしまうことがあ る。この時には、駆動用トランジスタ11bにサブスレ ッショルドレベルのリーク電流が流れる為、EL素子1 5は微発光を呈する。この微発光により画面のコントラ ストが低下し表示特性が損なわれる。

【0159】本発明では特に、駆動用トランジスタ11 bの関電圧Vth2が画素内で対応する駆動用トランジ スタ11aの閾電圧Vth1より低くならない様に設定 している。例えば、トランジスタ11bのゲート長L2 をトランジスタ11aのゲート長し1よりも長くして、 これらの薄膜トランジスタのプロセスパラメータが変動 しても、Vth2がVth1よりも低くならない様にす る。これにより、微少な電流リークを抑制することが可 能である。以上の事項は図1のトランジスタ11aとト ランジスタ11 dの関係にも適用される。

【0160】図38に示すように、信号電流が流れる駅 動用トランジスタ11a、EL素子15等からなる発光 素子に流れる駆動電流を制御する駆動用トランジスタ1 1 b の他、ゲート信号線17 a 1 の制御によって画素回 路とデータ線dataとを接続もしくは遮断する取込用 トランジスタ11c、ゲート信号線17a2の制御によ って書き込み期間中にトランジスタ11aのゲート・ド レインを短絡するスイッチ用トランジスタ11d、トラ ンジスタ11aのゲートーソース間電圧を書き込み終了

*ない限り、Vth1=Vth2と考えられる。すると、 このとき(1)式及び(2)式から容易に以下の式が導 かれる。

[0156]

(4)

EL素子15などから構成される。

【0161】図38でトランジスタ11c、11dはN チャンネルMOS (NMOS)、その他のトランジスタ (4)式はこれらのパラメータを含まないので、 Idr 10 はPチャンネルMOS (PMOS)で構成しているが、 これは一例であって、必ずしもこの通りである必要はな い。容量Cは、その一方の端子をトランジスタ11aの ゲートに接続され、他方の端子はVdd (電源電位)に 接続されているが、Vddに限らず任意の一定電位でも 良い。EL素子15のカソード(陰極)は接地電位に接 続されている。したがって、以上の事項は図1などにも 適用されることは言うまでもない。

【0162】EL素子15の端子電圧は温度によっても 変化する。通常、温度が低い時は高く、温度が高くなる たがって、Vdd電圧を外部温度によって(正確にはE L素子15の温度によって) 調整することが好ましい。 温度センサで外部温度を検出し、Vdd電圧発生部ある いはVk電圧発生部のフィードバックをかけてVdd電 圧あるいはVk電圧を変化させる。Vdd電圧などは摂 氏10℃の変化で、2%以上8%以下変化するようにす ることが好ましい。中でも3%以上6%以下とすること が好ましい。

> 【0163】なお、図1などのVdd電圧はトランジス 30 タ11bのオフ電圧(トランジスタがPチャンネル時) よりも低くすることが好ましい。具体的には、Vgh (ゲートのオフ電圧) は少なくともVdd-0.5 (V) よりの高くするべきである。これよりも低いとト ランジスタのオフリークが発生し、レーザーアニールの ショットムラが目立つようになる。また、Vdd+4 (V)よりも低くすべきである。あまりにも高いと逆に オフリーク量が増加する。

【0164】したがって、ゲートのオフ電圧(図1では Vgh、つまり、電源電圧に近い電圧側)は、電源電圧 (図1ではVdd)は、よりも−0.5(V)以上+4 (V)以下とすべきである。さらに好ましくは、電源電 圧(図1ではVdd)は、よりも0(V)以上+2 (V)以下とすべきである。つまり、ゲート信号線に印 加するトランジスタのオフ電圧は、十分オフになるよう にする。トランジスタがNチャンネルの場合は、Vgl がオフ電圧となる。したがって、VglはGND電圧に 対して-4(V)以上0.5(V)以下の範囲となるよ うにする。さらに好ましくは-2(V)以上0(V)以 下の範囲することが好ましい。

後も保持するための容量C 1 9 および発光素子としての 50 【 0 1 6 5 】以上の事項は、図1 の電流プログラムの画

素構成について述べたが、これに限定するものではな く、電圧プログラムの画素構成にも適用できることは言 うまでもない。なお、電圧プログラムのVtオフセット キャンセルは、R、G、Bごとに個別に補償することが 好ましい。

【0166】駆動用トランジスタ11bは、コンデンサ 19に保持された電圧レベルをゲートに受け入れそれに 応じた電流レベルを有する駆動電流はチャネルを介して EL素子15に流す。トランジスタトランジスタ11a が直接に接続されてカレントミラー回路を構成し、信号 電流「wの電流レベルと駆動電流の電流レベルとが比例 関係となる様にしている。

【0167】トランジスタ11bは飽和領域で動作し、 そのゲートに印加された電圧レベルと閾電圧との差に応 じた駆動電流をEL素子15に流す。

【0168】トランジスタ11bは、その関電圧が画素 内で対応するランジスタ11aの関電圧より低くならな い様に設定されている。具体的には、トランジスタ11 bは、そのゲート長がトランジスタ1 1 a のゲート長よ。20 光部は、輝度2 0 0 c d ℓ c m ℓ で、色座標がx =り短くならない様に設定されている。あるいは、トラン ジスタ11bは、そのゲート絶縁膜が画素内で対応する トランジスタ11aのゲート絶縁膜より薄くならないよ うに設定しても良い。

【0169】あるいは、トランジスタ11bは、そのチ ャネルに注入される不純物濃度を調整して、閾電圧が画 素内で対応するトランジスタ11aの閾電圧より低くな らない様に設定してもよい。仮に、トランジスタ11a とトランジスタ11bの閾電圧が同一となる様に設定し オフレベルの信号電圧が印加されると、トランジスタ1 1 a 及びトランジスタ11 b は両方共オフ状態になるは ずである。ところが、実際には画素内にも僅かながらプ ロセスパラメータのばらつきがあり、トランジスタ11 aの関電圧よりトランジスタ11bの関電圧が低くなる 場合がある。

【0170】この時には、カットオフレベル以下の信号 電圧でもサブスレッショルドレベルの微弱電流が駆動用 トランジスタ11bに流れる為、EL素子15は微発光 し画面のコントラスト低下が現れる。そこで、トランジ 40 スタ11bのゲート長をトランジスタ11aのゲート長 よりも長くしている。これにより、トランジスタ11の プロセスパラメータが画素内で変動しても、トランジス タ11bの閾電圧がトランジスタ11aの閾電圧よりも 低くならない様にする。

【0171】ゲート長しが比較的短い短チャネル効果領 域Aでは、ゲート長Lの増加に伴いVthが上昇する。 一方、ゲート長Lが比較的大きな抑制領域Bではゲート 長しに関わらずVthはほぼ一定である。この特性を利 11aのゲート長よりも長くしている。例えば、トラン ジスタ11 aのゲート長が7μmの場合、トランジスタ 11bのゲート長を10μm程度にする。

【0172】トランジスタ11aのゲート長が短チャネ ル効果領域Aに属する一方、トランジスタ1110のゲー ト長が抑制領域Bに属する様にしても良い。これによ り、トランジスタ11bにおける短チャネル効果を抑制 することができるとともに、プロセスパラメータの変動 による関電圧低減を抑制可能である。以上により、トラ のゲートとトランジスタトランジスタ11bのゲートと 10 ンジスタ11bに流れるサブスレッショルドレベルのリ 一ク電流を抑制してEL素子15の微発光を抑え、コン トラスト改善に寄与可能である。

【0173】このようにして作製した図1、図2、図3 8などで説明したEL表示素子15に直流電圧を印加 し、10mA/cm²の一定電流密度で連続駆動させ た。EL構造体は、7.0V 、200cd/cm2の 緑色(発光極大波長 λ m a x = 460 n m)の発光が 確認できた。青色発光部は、輝度100cd/cm² で、色座標がx=0.129、y=0.105、緑色発 0.340、y=0.625、赤色発光部は、輝度10 0 c d/c m² で、色座標がx = 0.649、y = 0.338の発光色が得られた。フルカラー有機EL表 示バネルでは、開口率の向上が重要な開発課題になる。 開口率を高めると光の利用効率が上がり、高輝度化や長 寿命化につながるためである。開口率を髙めるために は、有機EL層からの光を遮るトランジスタの面積を小 さくすればよい。低温多結晶Siートランジスタはアモ ルファスシリコンに比較して10-100倍の性能を持 た場合、共通接続されたトランジスタのゲートにカット 30 ち、電流の供給能力が高いため、トランジスタの大きさ を非常に小さくできる。したがって、有機EL表示パネ ルでは、画素トランジスタ、周辺駆動回路を低温ポリシ リコン技術で作製することが好ましい。もちろん、アモ ルファスシリコン技術で形成してもよいが画素開口率は かなり小さくなってしまう。

> 【0174】ゲートドライバ回路12あるいはソースド ライバ回路14などの駆動回路をガラス基板71上に形 成することにより、電流駆動の有機EL表示パネルで特 に問題になる抵抗を下げることができる。TCPの接続 抵抗がなくなるうえに、TCP接続の場合に比べて電極 からの引き出し線が2~3mm短くなり配線抵抗が小さ くなる。さらに、TCP接続のための工程がなくなる。 材料コストが下がるという利点があるとする。

【0175】次に、本発明のEL表示パネルあるいはE L表示装置について説明をする。図6はEL表示装置の 回路を中心とした説明図である。画素16がマトリック ス状に配置または形成されている。各画素16には各画 素の電流プログラムを行う電流を出力するソースドライ バ回路14が接続されている。ソースドライバ回路14 用して、トランジスタ11bのゲート長をトランジスタ 50 の出力段は映像信号のビット数に対応したカレントミラ

一回路が形成されている(後に説明する)。 たとえば、 64階調であれば、63個のカレントミラー回路が各ソ ース信号線に形成され、これらのカレントミラー回路の 個数を選択することにより所望の電流をソース信号線1 8に印加できるように構成されている。

【0176】なお、1つのカレントミラー回路の最小出 力電流は10mA以上50mAにしている。特にカレン トミラー回路の最小出力電流は15nA以上35nAに することがよい。ドライバーIC14内のカレントミラ 一回路を構成するトランジスタの精度を確保するためで 10 型の場合は画素の反射膜を構成する材料で、反射膜と同 ある。

【0177】また、ソース信号線18の電荷を強制的に 放出または充電するプリチャージあるいはディスチャー ジ回路を内蔵する。ソース信号線18の電荷を強制的に 放出または充電するプリチャージあるいはディスチャー ジ回路の電圧(電流)出力値は、R、G、Bで独立に設 定できるように構成することが好ましい。EL素子15 の閾値がRGBでことなるからである。

【0178】以上に説明した画素構成、アレイ構成、パ 用されることは言うまでもない。また、以下に説明する 構成、方法、装置は、すでに説明した画素構成、アレイ 構成、パネル構成などが適用されることは言うまでもな い。有機EL素子は大きな温度依存性特性(温特)があ ることが知られている。この温特による発光輝度変化を 調整するため、カレントミラー回路に出力電流を変化さ せるサーミスタあるいはポジスタなどの非直線素子を付 加し、温特による変化を前記サーミスタなどで調整する ことによりアナログ的に基準電流を作成する。

【0179】との場合は、選択するEL材料で一義的に 決定されるから、マイコンなどのソフト制御する必要が ない場合が多い。つまり、液晶材料により、一定のシフ ト量などに固定しておいてもよい。重要なのは発光色材 料により温特が異なっている点であり、発光色(R. G、B) ごとに最適な温特補償を行う必要がある点であ

る。

【0180】R、G、Bの各EL素子の温特は一定範囲 内にする必要がある。R、G、BのEL素子15の温特 はない事が好ましいのはいうまでもない。少なくとも R、G、Bの温特方向が同一方向か、もしくは変化しな 40 いようにする。また、変化は各色摂氏10℃の変化で、 2%以上8%以下変化するようにすることが好ましい。 中でも3%以上6%以下とすることが好ましい。また、 温特補償はマイコンでおこなってもよい。温度センサで EL表示パネルの温度を測定し、測定した温度によりマ イコン(図示せず)などで変化させる。また、切り替え 時に基準電流などをマイコン制御などにより自動的に切 り替えてもよいし、また、特定のメニュー表示を表示で きるように制御してもよい。また、マウスなどを用いて

の表示画面をタッチパネルにし、かつメニューを表示し て特定箇所を押さえることにより切り替えできるように 構成してもよい。

【0181】本発明ではソースドライバは半導体シリコ ンチップで形成し、ガラスオンチップ (COG) 技術で 基板71のソース信号線18の端子と接続されている。 ソース信号線18などの信号線の配線はクロム、アルミ ニウム、銀などの金属配線が用いられる。細い配線幅で 低抵抗の配線が得られるからである。配線は画素が反射 時に形成することが好ましい。工程が簡略できるからで ある。

【0182】本発明はCOG技術に限定するものではな く、チップオンフィルム(COF)技術に前述のソース ドライバIC14などを積載し、表示パネルの信号線と 接続した構成としてもよい。また、ドライブICは電源 IC82を別途作製し、3チップ構成としてもよい。

【0183】また、TCFテープを用いてもよい。TC Fテープ向けフィルムは、ポリイミドフィルムと銅(C ネル構成などは、以下に説明する構成、方法、装置に適 20 u)箔を、接着剤を使わずに熱圧着することができる。 接着剤を使わずにポリイミドフィルムにCuを付けるT CPテープ向けフィルムにはこのほか、Cu箔の上に溶 解したポリイミドを重ねてキャスト成型する方式と、ポ リイミドフィルム上にスパッタリングで形成した金属膜 の上にCuをメッキや蒸着で付ける方式がある。 これら のいずれでもよいが、接着剤を使わずにポリイミドフィ ルムにCuを付けるTCPテープを用いる方法が最も好 ましい。30μm以下のリード・ピッチには、接着剤を 使わないCuはり積層板で対応する。接着剤を使わない Cuはり積層板のうち、Cu層をメッキや蒸着で形成す る方法はCu層の薄型化に適しているため、リード・ピ ッチの微細化に有利である。

> 【0184】一方、ゲートドライバ回路12は低温ポリ シリコン技術で形成している。つまり、画素のトランジ スタと同一のプロセスで形成している。これは、ソース ドライバ回路14に比較して内部の構造が容易で、動作 周波数も低いためである。したがって、低温ポリシリ技 術で形成しても容易に形成することができ、また、狭額 縁化を実現できる。もちろん、ゲートドライバ12をシ リコンチップで形成し、COG技術などを用いて基板7 1上に実装してもよいことは言うまでもない。また、画 素トランジスタなどのスイッチング素子、ゲートドライ バなどは高温ポリシリコン技術で形成してもよく、有機 材料で形成(有機トランジスタ)してもよい。

【0185】ゲートドライバ12はゲート信号線17a 用のシフトレジスタ回路61aと、ゲート信号線17b 用のシフトレジスタ回路61bとを内蔵する。各シフト レジスタ回路61は正相と負相のクロック信号(CLK xP、CLKxN)、スタートパルス(STx)で制御 切り替えできるように構成できる。また、EL表示装置 50 される。その他、ゲート信号線の出力、非出力を制御す

るイネーブル(ENABL)信号、シフト方向を上下逆 転するアップダウン(UPDWM)信号を付加すること が好ましい。他に、スタートパルスがシフトレジスタに シフトされ、そして出力されていることを確認する出力 端子などを設けることが好ましい。なお、シフトレジス タのシフトタイミングはコントロールIC81からの制 御信号で制御される。また、外部データのレベルシフト を行うレベルシフト回路を内蔵する。また、検査回路を 内蔵する。

小さいため、直接にはゲート信号線17を駆動すること ができない。そのため、シフトレジスタ回路61の出力 とゲート信号線17を駆動する出力ゲート63間には少 なくとも2つ以上のインバータ回路62が形成されてい

【0187】ソースドライバ14を低温ポリシリなどの ボリシリ技術で基板71上に直接形成する場合も同様で あり、ソース信号線18を駆動するトランスファーゲー トなどのアナログスイッチのゲートとソースドライバ回 路14のシフトレジスタ間には複数のインバータ回路が 20 構成、駆動方式などを適用できることはいうまでもな 形成される。以下の事項(シフトレジスタの出力と、信 号線を駆動する出力段(出力ゲートあるいはトランスフ ァーゲートなどの出力段間に配置されるインバータ回路 に関する事項)は、ソースドライブおよびゲートドライ ブ回路に共通の事項である。

【0188】たとえば、図6ではソースドライバ14の 出力が直接ソース信号線18に接続されているように図 示したが、実際には、ソースドライバのシフトレジスタ の出力は多段のインバータ回路が接続されて、インバー タの出力がトランスファーゲートなどのアナログスイッ チのゲートに接続されている。

【0189】インバータ回路62はPチャンネルのMO SトランジスタとNチャンネルのMOSトランジスタか ら構成される。先にも説明したようにゲートドライバ回 路12のシフトレジスタ回路61の出力端にはインバー タ回路62が多段に接続されており、その最終出力が出 力ゲート回路63に接続されている。なお、インバータ 回路62はPチャンネルのみで構成してもよい。ただ し、この場合は、インバータではなく単なるゲート回路 として構成してもよい。

【0190】図8は本発明の表示装置の信号、電圧の供 給の構成図あるいは表示装置の構成図である。コンとロ ール I C 8 1 からソースドライバ回路 1 4 a に供給する 信号(電源配線、データ配線など)はフレキシブル基板 84を介して供給する。

【0191】図8ではゲートドライバ12の制御信号は コントロールICで発生させ、ソースドライバ14でい ったん、レベルシフトを行った後、ゲートドライバ12 に印加している。ソースドライバ14の駆動電圧は4~

れた3.3(V)振幅の制御信号を、ゲートドライバ1 2が受け取れる5(V)振幅に変換することができる。 【0192】ソースドライバ14内には画像メモリーを 持たせることが好ましい。画像メモリーの画像データは 誤差拡散処理あるいはディザ処理を行った後のデータを メモリーしてもよい。誤差拡散処理、ディザ処理などを 行うことにより、26万色表示データを4096色など に変換することができ、画像メモリーの容量を小さくす ることができる。誤差拡散処理などは誤差拡散コントロ 【0186】シフトレジスタ回路61のバッファ容量は 10 ーラ81で行うことができる。また、ディザ処理を行っ た後、さらに誤差拡散処理を行ってもよい。以上の事項 は、逆誤差拡散処理にも適用される。

> 【0193】なお、図8などにおいて14をソースドラ イバと記載したが、単なるドライバーだけでなく、電源 回路、バッファ回路(シフトレジスタなどの回路を含 む)、データ変換回路、ラッチ回路、コマンドデコー ダ、シフト回路、アドレス変換回路、画像メモリーなど を内蔵させてもよい。なお、図8などで説明する構成に あっても、図9などで説明する3辺フリー構成あるいは C)

【0194】表示パネルを携帯電話などの情報表示装置 に使用する場合、ソースドライバIC(回路)14. ゲ ートドライバIc(回路)12を図9に示すように、表 示パネルの一辺に実装(形成)することが好ましい(な お、このように一辺にドライバーIC(回路)を実装 (形成) する形態を3辺フリー構成(構造)と呼ぶ。従 来は、表示領域のX辺にゲートドライバIC12が実装 され、Y辺にソースドライバIC14が実装されてい 30 た)。画面50の中心線が表示装置の中心になるように 設計し易く、また、ドライバーICの実装も容易となる からである。なお、ゲートドライバ回路を高温ポリシリ コンあるいは低温ポリシリコン技術などで3辺フリーの 構成で作製してもよい(つまり、図9のソースドライバ 回路14とゲートドライバ回路12のうち、少なくとも 一方をポリシリコン技術で基板71に直接形成する)。 【0195】なお、3辺フリー構成とは、基板71に直 接ICを積載あるいは形成した構成だけでなく、ソース ドライバ I C (回路) 14、ゲートドライバ I C (回 40 路) 12などを取り付けたフィルム (TCP、TAB技 術など)を基板71の一辺(もしくはほぼ一辺)にはり つけた構成も含む。つまり、2辺にICが実装あるいは 取り付けられていない構成、配置あるいはそれに類似す

【0196】図9のようにゲートドライバ回路12をソ ースドライバ回路14の横に配置すると、ゲート信号線 17は辺Cの沿って形成し、画面表示領域50まで形成 する必要がある。

るすべてを意味する。

【0197】なお、図9などにおいて太い実線で図示し 8 (V) であるから、コントロール IC81 から出力さ 50 た箇所はゲート信号線 17 が並列して形成した箇所を示 している。したがって、bの部分(画面下部)は走査信 号線の本数分のゲート信号線17が並列して形成され、 aの部分(画面上部)はゲート信号線17が1本形成さ れている。

【0198】C辺に形成するゲート信号線17のピッチ は 5μ m以上 12μ m以下にする。 5μ m未満では隣接 ゲート信号線に寄生容量の影響によりノイズが乗ってし まう。実験によれば7μ以下で寄生容量の影響が顕著に 発生する。 さらに 5 μ m未満では表示画面にビート状な 画面の左右で異なり、このビート状などの画像ノイズを 低減することは困難である。また、低減12 μmを越え ると表示パネルの額縁幅Dが大きくなりすぎ実用的でな į, γ,

【0199】前述の画像ノイズを低減するためには、ゲ ート信号線17を形成した部分の下層あるいは上層に、 グラントパターン(一定電圧に電圧固定あるいは全体と して安定した電位に設定されている導電バターン)を配 置することにより低減できる。また、別途設けたシール ド板(シールド箔(一定電圧に電圧固定あるいは全体と 20 のVddの電位と異ならせるように構成している。 して安定した電位に設定されている導電バターン))を ゲート信号線17上に配置すればよい。

【0200】図9のC辺のゲート信号線17はITO電 極で形成してもよいが、低抵抗化するため、ITOと金 属薄膜とを積層して形成することが好ましい。また、金 属膜で形成することが好ましい。ITOと積層する場合 は、ITO上にチタン膜を形成し、その上にアルミニウ ムあるいはアルミニウムとモリブデンの合金薄膜を形成 する。もしくはITO上にクロム膜を形成する。金属膜 の場合は、アルミニウム薄膜、クロム薄膜で形成する。 以上の事項は本発明の他の実施例でも同様である。

【0201】なお、図9などにおいて、ゲート信号線1 7などは表示領域の片側に配置するとしたがこれに限定 するものではなく、両方に配置してもよい。たとえば、 ゲート信号線17aを表示領域50の右側に配置(形 成) し、ゲート信号線17bを表示領域50の左側に配 置(形成)してもよい。以上の事項は他の実施例でも同 様である。

【0202】また、ソースドライバ【C14とゲートド ライバIC12とを1チップ化してもよい。1チップ化 40 すれば、表示パネルへの I C チップの実装が 1 個で済 む。したがって、実装コストも低減できる。また、1チ ップドライバIC内で使用する各種電圧も同時に発生す ることができる。

【0203】なお、ソースドライバIC14、ゲートド ライバIC12はシリコンなどの半導体ウェハで作製 し、表示パネルに実装するとしたがこれに限定するもの ではなく、低温ポリシリコン技術、高温ポリシリコン技 術により表示パネル82に直接形成してもよいことは言 うまでもない。

【0204】図1などで図示した構成ではEL素子15 のトランジスタ11aを介してVdd電位に接続されて いる。しかし、各色を構成する有機ELの駆動電圧が異 なるという問題がある。たとえば、単位平方センチメー トルあたり0.01(A)の電流を流した場合、青 (B) ではEL素子の端子電圧は5(V) であるが、緑 (G) および赤(R) では9(V) である。つまり、端・ 子電圧がBとG、Rで異なる。したがって、BとG、R

では保持するトランジスタ11aのソースードレイン電 どの画像ノイズが激しく発生する。特にノイズの発生は 10 圧(SD電圧)が異なる。そのため、各色でトランジス タのソースードレイン電圧(SD電圧)間オフリーク電 流が異なることになる。オフリーク電流が発生し、かつ オフリーク特性が各色で異なると、色バランスのずれた 状態でフリッカが発生する、発光色に相関してガンマ特 性がずれるという複雑な表示状態をなる。

> 【0205】この課題に対応するため、少なくともR、 G、B色のうち、1つのカソード電極の電位を他色のカ ソード電極の電位と異ならせるように構成している。も しくはR、G、B色のうち、1つのVddの電位を他色

【0206】R、G、BのEL素子15の端子電圧は極 力一致させることが好ましいことは言うまでもない。少 なくとも、白ピーク輝度を表示しており、色温度が60 00K以上9000K以下の範囲で、R、G、BのEL 素子の端子電圧は10(V)以下となるように材料ある いは構造選定をする必要がある。また、R、G、Bのの うち、EL素子の最大の端子電圧と最小の端子電圧との 差は、2.5(V)以内にする必要がある。さらに好ま しくは1.5(V)以下にする必要がある。なお、以上 30 の実施例では、色はRGBとしたがこれに限定するもの ではない。とのことは後に説明する。

【0207】また、色ムラの補正も必要である。これ は、各色のEL材料を塗り分けるため、膜厚のバラツ キ、特性のバラツキによって発生する。これを補正する ため、30%もしくは70%の輝度で白ラスター表示を 行い、表示領域50内の各色の面内分布を測定する。面 内分布は少なくとも30画素に1ポイントずつは測定す る。この測定データをメモリーからなるテーブルに保存 し、この保存されたデータを使用して、入力画像データ を補正して表示画面50に表示するように構成する。 【0208】なお、画素は、R、G、Bの3原色とした がこれに限定するものではなく、シアン、イエロー、マ ゼンダの3色でもよい。また、Bとイエローの2色でも よい。もちろん、単色でもよい。また、R、G、B、シ アン、イエロー、マゼンダの6色でもよい。R、G、 B、シアン、マゼンダの5色でもよい。これらはナチュ

できる。その他、R、G、B、白の4色でもよい。R、 G、B、シアン、イエロー、マゼンダ、黒、白の7色で 50 もよいまた、白色発光の画素を表示領域50全体に形成

ラルカラーとして色再現範囲が拡大し良好な表示を実現

(作製)し、RGBなどのカラーフィルターで3原色表 示としてもよい。この場合は、EL層に各色の発光材料 を積層して形成すればよい。また、1 画素をBとイエロ ーのように塗り分けても良い。以上のように本発明のE L表示装置は、RGBの3原色でカラー表示を行うもの

に限定されるものではない。

【0209】有機EL表示パネルのカラー化には主に三 つの方式があり、色変換方式はこのうちの一つである。 発光層として青色のみの単層を形成すればよく、フルカ によって作り出す。したがって、RGBの各層を塗り分 ける必要がない、RGBの各色の有機EL材料をそろえ る必要がないという利点がある。色変換方式は、塗り分 け方式のようは歩留まり低下がない。本発明のEL表示 パネルなどはこのいずれの方式でも適用される。

【0210】また、3原色の他に、白色発光の画素を形 成してもよい。白色発光の画素はR、G、B発光の構造 を積層することのより作製(形成または構成)すること により実現できる。1組の画素は、RGBの3原色と、 白色発光の画素 16 Wからなる。白色発光の画素を形成 20 することにより、白色のピーク輝度が表現しやすくな る。したがって、輝き感のある画像表示実現できる。

【0211】RGBなどの3原色を1組の画素をする場 合であっても、図169に図示するように、各色の画素 電極の面積は異ならせることが好ましい。もちろん、各 色の発光効率がバランスよく、色純度もバランスがよけ れば、同一面積でもかまわない。しかし、1つまたは複 数の色のバランスが悪ければ、画素電極(発光面積)を 調整することが好ましい。各色の電極面積は電流密度を 基準に決定すればよい。つまり、色温度が6000K (ケルビン)以上9000K以下の範囲で、ホワイトバ ランスを調整した時、各色の電流密度の差が±30%以 内となるようにする。さらに好ましくは±15%以内と なるようにする。たとえば、電流密度が100A/平方 メーターをすれば、3原色がいずれも70A/平方メー ター以上130A/平方メーター以下となるようにす る。さらに好ましくは、3原色がいずれも85A/平方 メーター以上115A/平方メーター以下となるように する。

【0212】また、隣接した画素行で、3原色の配置が 40 課題を解消することができる。 異なるように配置することが好ましい。たとえば、偶数 行目が、左からR、G、Bの配置であれば、奇数行目は B、G、Rの配置とする。このように配置することによ り、少ない画素数でも、画像の斜め方向の解像度が改善 される。さらに、1行目を左からR、G、B、R、G、 Bの配置とし、2行目をG、B、R、G、B、Rの配置 とし、3行目をB、R、G、B、R、Gの配置とするよ うに、3画素行以上で、画素配置を異ならせてもよい。 もちろん、R、G、Bの画素配置もしくは、シアン、イ エロー、マゼンダなどの色配置は、デルタ配置(1/2 50 【0220】なお、レーザー光を照射する位置にあた

画素ずらす配置)としてもよいことは言うまでもない。 【0213】有機EL15は自己発光素子である。この 発光による光がスイッチング素子としてのトランジスタ に入射するとホトコンダクタ現象 (ホトコン) が発生す る。ホトコンとは、光励起によりトランジスタなどのス イッチング素子のオフ時でのリーク(オフリーク)が増 える現象を言う。

【0214】この課題に対処するため、本発明ではゲー トドライバ12(場合によってはソースドライバ14) ラー化に必要な残りの緑色と赤色は、青色光から色変換 10 の下層、画素トランジスタ11の下層の遮光膜を形成し ている。遮光膜はクロムなどの金属薄膜で形成し、その 膜厚は50nm以上150nm以下にする。膜厚が薄い と遮光効果が乏しく、厚いと凹凸が発生して上層のトラ ンジスタ11A1のパターニングが困難になる。

> 【0215】遮光膜上に20以上100nm以下の無機 材料からなる平滑化膜を形成する。この遮光膜のレイヤ ーを用いて蓄積容量19の一方の電極を形成してもよ い。この場合、平滑膜は極力薄く作り蓄積容量の容量値 を大きくすることが好ましい。また遮光膜をアルミで形 成し、陽極酸化技術を用いて酸化シリコン膜を遮光膜の 表面に形成し、この酸化シリコン膜を蓄積容量19の誘 電体膜として用いてもよい。平滑化膜上にはハイアパー チャ(HA) 構造の画素電極が形成される。

【0216】ドライバー回路12などは裏面だけでな く、表面からの光の進入も抑制するべきである。ホトコ ンの影響により誤動作するからである。したがって、本 発明では、カソード電極が金属膜の場合は、ドライバー 12などの表面にもカソード電極を形成し、この電極を 遮光膜として用いている。

【0217】しかし、ドライバー12の上にカソード電 極を形成すると、このカソード電極からの電界によるド ライバーの誤動作あるいはカソード電極とドライバー回 路の電気的接触が発生する可能性がある。この課題に対 処するため、本発明ではドライバー回路12などの上に 少なくとも1層、好ましくは複数層の有機EL膜を画素 電極上の有機EL膜形成と同時に形成する。

【0218】基本的に有機EL膜は絶縁物であるから、 ドライバー上に有機EL膜を形成することにより、カソ ードとドライバー間が隔離される。したがって、前述の

【0219】画素の1つ以上のトランジスタ11の端子 間あるいはトランジスタ11と信号線とが短絡すると、 EL素子15が常時、点灯する輝点となる場合がある。 この輝点は視覚的にめだつので黒点化 (非点灯) する必 要がある。輝点に対しては、該当画素16を検出し、コ ンデンサ19にレーザー光を照射してコンデンサの端子 間を短絡させる。したがって、コンデンサ19には電荷 を保持できなくなるので、トランジスタ11 a は電流を 流さなくすることができる。

る。カソード膜を除去しておくことが望ましい。レーザ ー照射により、コンデンサ19の端子電極とカソード膜 とがショートすることを防止するためである。

【0221】画素16のトランジスタ11の欠陥は、ド ライバーIC14などにも影響を与える。例えば、図5 8では駆動トランジスタ11aにソースードレイン(S D) ショート582が発生していると、パネルのVdd 電圧がソースドライバIC14に印加される。したがっ て、ソースドライバIC14の電源電圧は、パネルの電 源電圧Vddと同一かもしくは髙くしておくことが好ま 10 しい。なお、ソースドライバICで使用する基準電流は 電子ボリウム581で調整できるように構成しておくこ とが好ましい。

【0222】トランジスタ11aにSDショート582 が発生していると、EL素子15に過大な電流が流れ る。つまり、EL素子15が常時点灯状態(輝点)とな る。輝点は欠陥として目立ちやすい。たとえば、図58 において、トランジスタ11aのソース-ドレイン(S D) ショートが発生していると、トランジスタ11aの らEL素子15に電流が常時流れる(トランジスタ11 dがオンの時)。したがって、輝点となる。

【0223】一方、トランジスタ11aにSDショート が発生していると、トランジスタ11cがオン状態の 時、Vdd電圧がソース信号線18に印加されソースド ライバ14にVdd電圧が印加される。もし、ソースド ライバ14の電源電圧がVdd以下であれば、耐圧を越 えて、ソースドライバ14が破壊される恐れがある。そ のため、ソースドライバ14の電源電圧はVdd電圧 (パネルの高い方の電圧)以上にすることが好ましい。 【0224】トランジスタ11aのSDショートなど は、点欠陥にとどまらず、パネルのソースドライバ回路 を破壊につながる恐れがあり、また、輝点は目立つため パネルとしては不良となる。したがって、図58のトラ ンジスタ11aとEL素子15間を接続する配線を切断 し、輝点を黒点欠陥にする必要がある。この切断には、 レーザー光などの光学手段を用いて切断することがよ い。なお、光学手段とはレーザーに限定されるものでは なく、キセノンランプなどから発生する光を集光し、こ の集光した光で配線を切断する方式でもよい。また、切 40 ば、EL膜15の化学的変化を容易に行うことができ 断箇所にサンドブラスト方式で切断(微粒子の砂を吹き 付け、切断する)する方法を採用してもよい。つまり、 切断手段としては何を用いても良い。しかし、レーザー

【0225】なお、レーザー光は連続方式のものより は、Qスイッチを用いたパルス発振のものを採用すると とが好ましい。また、切断箇所には複数のレーザーパル スが照射されるようにする。そして、レーザーのパルス 間隔は0.1msec以上100msec以下にすると 50 電極の場合、画素電極を反射タイプとし共通電極を透明

などの光学手段を用いる方法は切断箇所に非接触で加工

を行うことができ好ましい。

46

とが好ましい。特に1msec以上10msec以下に することが好ましい。この間隔では、先に照射したレー ザー光による加工箇所の溶融状態が継続しており、良好 な切断あるいは加工が実施できるからである。また、レ ーザー光の波長は1μm前後が好ましい。この波長のレ ーザーとしてはYAGレーザーが例示される。もちろ ん、他のレーザーでもよい。たとえば、炭酸ガスレーザ ー、エキシマレーザー、ネオンヘリウムレーザーなどが 例示される。

【0226】なお、以上の実施例は配線を切断させると したが、黒表示するためにはこれに限定されるものでは ない。たとえば、図1でもわかるように、トランジスタ 11aの電源Vddが、トランジスタ11aのゲート (G) 端子に常時印加されるように修正してもよい。た とえば、コンデンサ19の2つの電極間をショートさせ れば、Vdd電圧がトランジスタ11aのゲート(G) 端子に印加されるようになる。したがって、トランジス タ11aは完全にオフ状態になり、EL素子15に電流 を流さなくすることができる。これば、コンデンサ19 ゲート(G)端子電位の大小に関わらず、Vdd電圧か 20 にレーザー光を照射することによりコンデンサ電極をシ ョートできるから、容易に実現できる。また、実際に は、画素電極の下層にVdd配線が配置されているか ら、Vdd配線と画素電極とにレーザー光を照射すると とにより、画素の表示状態を制御(修正)することがで

> 【0227】その他、トランジスタ11aのSD間(チ ャンネル)をオープンにすることでも実現できる。簡単 にはトランジスタ11aにレーザー光を照射し、トラン ジスタ11aのチャンネルをオープンにする。同様に、 30 トランジスタ11dのチャンネルをオープンにしてもよ い。もちろん、トランジスタ11bのチャンネルをオー プンしても該当画素 16が選択されないから、黒表示と

【0228】画素16を黒表示するためには、EL素子 15を劣化させてもよい。たとえば、レーザー光をEL 層15に照射し、EL層15を物理的にあるいは化学的 に劣化させ、発光しないようにする(常時黒表示)。 レ ーザー光の照射により EL層15を加熱し、容易に劣化 させることができる。また、エキシマレーザーを用いれ

【0229】なお、以上の実施例は、図1に図示した画 素構成を例示したが、本発明はこれに限定するものでは ない。レーザー光を用いて配線あるいは電極をオープン あるいはショートさせることは、カレントミラーなどの 他の電流駆動の画素構成あるいは図62、図51などで 図示する電圧駆動の画素構成であっても適用できること は言うまでもない。

【0230】カソード(もしくはアノード)電極が透明

電極(ITO、IZOなど)にする光上取り出しの構造 (ガラス基板71側から光を取り出すのは下取出し、E し膜蒸着面から光を取り出すのが上取り出し)の場合 は、透明電極のシート抵抗値が問題となる。透明電極は 高抵抗であるが、有機ELのカソードには高い電流密度 で電流を流す必要がある。しがたって、ITO膜の単層 でカソード電極を形成すると発熱により加熱状態となっ たり、表示画面に極度の輝度傾斜が発生したりする。

【0231】この課題に対応するため、カソード電極の 表面に金属薄膜からなる低抵抗化配線を形成すればよ い。低抵抗化配線は液晶表示パネルのブラックマトリッ クス (BM) と同様の構成 (クロムまたはアルミ材料で 50nm~200nmの膜厚)で、かつ同様の位置(画 素電極間、ドライバー12の上など)である。しかし、 有機ELではBMを形成する必要はないから機能は全く 異なる。なお、低抵抗化配線は透明電極の表面に限定す るものではなく、裏面(有機EL膜と接する面)に形成 してもよい。また、BM状に形成した金属膜として、M g·Ag、Mg·Li、Al·Liなどの合金あるいは ウム、銅または各々の合金等を用いてもよい。なお、B M上には腐食などを防止するため、さらにITO、IZ O膜を積層し、また、SiNx、SiO2などの無機薄 膜、あるいはポリイミドなどの有機薄膜を形成する。

【0232】また、EL膜の蒸着面から光を取り出す場 合(上取り出し)の場合は、有機EL膜15上のMg-Al膜を形成し、その上にITO、IZO膜を形成する ことが好ましい。また、有機EL膜15上のMg-A1 膜を形成し、その上にブラックマトリックス(液晶表示 バネルのようなブラックマトリックス)を形成すること 30 された構成であっても良い。 が好ましい。このブラックマトリックスはクロム、A 1、Ag、Au、Cuなどで形成し、この上に、SiO z、SiNxなどの無機絶縁膜、ポリエステル、アクリル などの有機絶縁膜からなる保護膜を形成することが好ま しい。さらに、この保護膜上に、反射防止膜(AIRコ ート)を形成する。

【0233】AIRコートは3層の構成あるいは2層構 成がある。3層構成の場合は酸化アルミニウム(A1, O_s) を光学的膜厚が $nd = \lambda/4$ 、ジルコニウム (Z rO_2) を $nd1=\lambda/2$ 、フッ化マグネシウム (Mg F_{2})を $nd1=\lambda/4$ 積層して形成する。通常、 λ と して520nmもしくはその近傍の値として薄膜は形成 される。

【0234】2層構成の場合は一酸化シリコン(Si O)を光学的膜厚n d l = λ/4とフッ化マグネシウム (MgF_z) をndl= $\lambda/4$ 、もしくは酸化イットリ ウム (Y_2O_3) とフッ化マグネシウム (MgF_2) をn $dl = \lambda / 4$ 積層して形成する。

【0235】1層の場合は、フッ化マグネシウム (Mg F_{λ})をndl= λ /2積層して形成する。

【0236】なお、下取り出しの場合であっても、カソ ード電極106の金属膜の透過率を高くすることは効果 がある。基板71側から表示画像を見る構成であって も、金属膜の透過率を高いため、写り込みが減少するか らである。写り込みが減少すれば、円偏光板(位相板) 108は不要となる。したがって、上取り出しよりも光 取り出し効率が向上する場合がある。金属膜の透過率 は、60%以上90%以下にすることが好ましい。特に 70%以上90%以下にすることが好ましい。60%以 10 下であるとカソード電極のシート抵抗値が低くなる。し かし、写り込みが大きくなる。逆に90%以上ではカソ ード電極のシート抵抗値が高くなる。したがって、表示 画像の輝度傾斜が大きくなる。

【0237】金属膜の透過率を高くするにはA1膜を薄 く形成する。厚みは20nm以上100nm以下に形成 する。その上にITO、IZO膜を形成することが好ま しい。また、A 1 膜上にブラックマトリックスを形成す ることが好ましい。このブラックマトリックスはクロ ム、A1、Ag、Au、Cuなどで形成し、この上に、 積層構造体など、アルミニウム、マグネシウム、インジ 20 SiO₂、SiNχなどの無機絶縁膜、ポリエステル、ア クリルなどの有機絶縁膜からなる保護膜を形成すること が好ましい。さらに、この保護膜上に、反射防止膜(A IRコート)を形成することが好ましい。

> 【0238】なお、EL膜15または画素電極105 は、円弧状に限定するものではなく、三角錐状、円錐 状、サインカーブ状でもよく、また、これらを組み合わ せた構造でもよい。また、1画素に微細な円弧上、三角 錐状、円錐状、サインカーブ状が形成されたり、これら が組み合わされたり、もしくは、ランダムな凹凸が形成

【0239】画素16のトランジスタ11を構成する半 導体膜は、低温ポリシリコン技術において、レーザーア ニールにより形成するのが一般的である。このレーザー アニールの条件のバラツキがトランジスタ11特性のバ ラツキとなる。しかし、1画素16内のトランジスタ1 1の特性が一致していれば、図1などの電流プログラム を行う方式では、所定の電流がEL素子15に流れるよ うに駆動することができる。この点は、電圧プログラム にない利点である。レーザーとしてはエキシマレーザー 40 を用いることが好ましい。

【0240】なお、本発明において、半導体膜の形成 は、レーザーアニール方法に限定するものではなく、熱 アニール方法、固相(CGS)成長による方法でもよ い。その他、低温ポリシリコン技術に限定するものでは なく、高温ポリシリコン技術を用いても良いことはいう までもない。

【0241】との課題に対して、本発明では図7に示す ように、アニールの時のレーザー照射スポット(レーザ ー照射範囲) 72をソース信号線18に平行に照射す 50 る。また、1画素列に一致するようにレーザー照射スポ

ット72を移動させる。もちろん、1画素列に限定する ものではなく、たとえば、図72のRGBを1画素16 という単位でレーザーを照射してもよい(この場合は、 3画素列ということになる)。また、複数の画素に同時 に照射してもよい。また、レーザーの照射範囲の移動が オーバーラップしてもよいことは言うまでもない(通 常、移動するレーザー光の照射範囲はオーバーラップす るのが普通である)。

【0242】画素はRGBの3画素で正方形の形状とな るように作製されている。したがって、R、G、Bの各 10 式の画素構成でも同一である(つまり、図7の製造方法 画素は縦長の画素形状となる。したがって、レーザー照 射スポット72を縦長にしてアニールすることにより、 1画素内ではトランジスタ11の特性バラツキが発生し ないようにすることができる。また、1つのソース信号 線18に接続されたトランジスタ11の特性(モビリテ ィ、Vt、S値など)を均一にすることができる(つま り、隣接したソース信号線18のトランジスタ11とは 特性が異なる場合があるが、1 つのソース信号線に接続 されたトランジスタ11の特性はほぼ等しくすることが できる)。

【0243】一般的にレーザー照射スポット72の長さ は10インチというように固定値である。このレーザー 照射スポット72を移動させるのであるから、1つのレ ーザー照射スポット72を移動できる範囲内におさまる ようにパネルを配置する必要がある(つまり、パネルの 表示領域50の中央部でレーザー照射スポット72が重 ならないよういする)。

【0244】図7の構成では、レーザー照射スポット7 2の長さの範囲内に3つのパネルが縦に配置されるよう に形成されている。レーザー照射スポット72を照射す 30 るアニール装置はガラス基板74の位置決めマーカー7 3 a 、7 3 b を認識 (パターン認識による自動位置決 め)してレーザー照射スポット72を移動させる。位置 決めマーカー73の認識はパターン認識装置で行う。ア ニール装置(図示せず)は位置決めマーカー73を認識 し、画素列の位置をわりだす(レーザー照射範囲72が ソース信号線18と平行になるようにする)。画素列位 置に重なるようにレーザー照射スポット72を照射して アニールを順次行う。

【0245】図7で説明したレーザーアニール方法(ソ ース信号線18に平行にライン状のレーザースポットを 照射する方式)は、有機EL表示パネルの電流プログラ ム方式の時に特に採用することが好ましい。なぜなら ば、ソース信号線に平行方向にトランジスタ11の特性 が一致しているためである(縦方向に隣接した画素トラ ンジスタの特性が近似している)。そのため、電流駆動 時にソース信号線の電圧レベルの変化が少なく、電流書 き込み不足が発生しにくい。

【0246】たとえば、白ラスター表示であれば、隣接

のため、ソースドライバIC14から出力する電流振幅 の変化が少ない。もし、図1のトランジスタ11aの特 性が同一であり、各画素に電流プログラムする電流値が 画素列で等しいのであれば、電流プログラム時のソース 信号線18の電位は一定である。したがって、ソース信 号線18の電位変動は発生しない。1つのソース信号線 18に接続されたトランジスタ11aの特性がほぼ同一 であれば、ソース信号線18の電位変動は小さいことに なる。このことは、図38などの他の電流プログラム方

【0247】また、図27、図30などで説明する複数 の画素行を同時書き込みする方式で均一が画像表示(主 としてトランジスタ特性のばらつきに起因する表示ムラ が発生しにくいからである)を実現できる。図27など は複数画素行同時に選択するから、隣接した画素行のト ランジスタが均一であれば、縦方向のトランジスタ特性 ムラはドライバー回路14で吸収できる。

を適用することが好ましい)。

【0248】なお、図7では、ソースドライバ回路14 20 は、ICチップを積載するように図示しているが、これ に限定するものではなく、ソースドライバ回路14を画 素16と同一プロセスで形成してもよいことは言うまで もない。

【0249】以下、図1の画素構成について、その駆動 方法について説明をする。図1に示すように、ゲート信 号線17aは行選択期間に導通状態(ことでは図1のト ランジスタ11がpチャネルトランジスタであるためロ ーレベルで導通となる)となり、ゲート信号線17bは 非選択期間時に導通状態とする。

【0250】ソース信号線18には寄生容量(図示せ ず)が存在する。寄生容量は、ソース信号線18とゲー ト信号線17とのクロス部の容量、トランジスタ11 b、11cのチャンネル容量などにより発生する。

【0251】ソース信号線18の電流値変化に要する時 間はは浮遊容量の大きさをC、ソース信号線の電圧を V、ソース信号線に流れる電流を I とすると t = C・V / I であるため電流値を10倍大きくできることは電流 値変化に要する時間が10分の1近くまで短くできる。 またはソース容量が10倍になっても所定の電流値に変 40 化できるということを示す。従って、短い水平走査期間 内に所定の電流値を書きこむためには電流値を増加させ ることが有効である。

【0252】入力電流を10倍にすると出力電流も10 倍となり、ELの輝度が10倍となるため所定の輝度を 得るために、図1のトランジスタ17dの導通期間を従 来の10分の1とし、発光期間を10分の1とすること で、所定輝度を表示するようにした。

【0253】つまり、ソース信号線18の寄生容量の充 放電を十分に行い、所定の電流値を画素16のトランジ した各画素のトランジスタ11aに流す電流はほぼ同-50 スタ11aにプログラムを行うためには、ソースドライ

バ14から比較的大きな電流を出力する必要がある。しかし、このように大きな電流をソース信号線18に流すとこの電流値が画素にプログラムされてしまい、所定の電流に対し大きな電流がEL素子15に流れる。たとえば、10倍の電流でプログラムすれば、当然、10倍の電流がEL素子15に流れ、EL素子15は10倍の輝度で発光する。所定の発光輝度にするためには、EL素子15に流れる時間を1/10にすればよい。このように駆動することにより、ソース信号線18の寄生容量を十分に充放電できるし、所定の発光輝度を得ることがで10きる。

【0254】なお、10倍の電流値を画素のトランジスタ11a(正確にはコンデンサ19の端子電圧を設定している)に書き込み、EL素子15のオン時間を1/10にするとしたがこれは一例である。場合によっては、10倍の電流値を画素のトランジスタ11aに書き込み、EL素子15のオン時間を1/5にしてもよい。逆に10倍の電流値を画素のトランジスタ11aに書き込み、EL素子15のオン時間を1/2倍にする場合もあるであろう。

【0255】本発明は、画素への書き込み電流を所定値 以外の値にし、EL素子15に流れる電流を間欠状態に して駆動することに特徴がある。本明細書では説明を容 易にするため、N倍の電流値を画素のトランジスタ11 に書き込み、EL素子15のオン時間を1/N倍にする として説明する。しかし、これに限定するものではな く、N1倍の電流値を画素のトランジスタ11に書き込 み、EL素子15のオン時間を1/N2倍(N1とN2 とは異なる)でもよいことは言うまでもない。なお、間 欠する間隔は等間隔に限定するものではない。たとえ ば、ランダムでもよい(全体として、表示期間もしくは 非表示期間が所定値(一定割合)となればよい)。ま た、RGBで異なっていてもよい。つまり、白(ホワイ ト)バランスが最適になるように、R、G、B表示期間 もしくは非表示期間が所定値(一定割合)となるように 調整(設定)すればよいまた、説明を容易にするため、 **1/Nを1F(1フィールドまたは1フレーム)を基準** にしてこの1Fを1/Nにするとして説明する。しか し、1画素行が選択され、電流値がプログラムされる時 間(通常、1水平走査期間(1 H))があるし、また、 走査状態によっては誤差も生じる。したがって、以上の 説明はあくまでも説明を容易にするための便宜状の問題 だけであり、これに限定するものではない。

【0256】有機(無機)EL表示装置は、CRTのように電子銃で線表示の集合として画像を表示するディスプレイとは表示方法が基本的に異なる点にも課題がある。つまり、EL表示装置では、1F(1フィールドあるいは1フレーム)の期間の間は、画素に書き込んだ電流(電圧)を保持する。そのため、動画表示を行うと表示画像の輪郭ぼけが発生するという課題が発生する。

【0257】本発明では、1F/Nの期間の間だけ、EL素子15に電流を流し、他の期間(1F(N-1)/N)は電流を流さない。この駆動方式を実施し画面の一点を観測した場合を考える。この表示状態では1Fでとに画像データ表示、黒表示(非点灯)が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示(間欠表示)状態となる。動画データ表示を、この間欠表示状態でみると画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、CRTに近い動画表示を実現することができる。また、間欠表示を実現するが、回路のメインクロックは従来と変わらない。したがって、回路の消費電力が増加することもない。

【0258】液晶表示パネルの場合は、光変調をする画像データ(電圧)は液晶層に保持される。したがって、黒挿入表示を実施しようとすると液晶層に印加しているデータを書き換える必要がある。そのため、ソースドライバIC14の動作クロックを高くし、画像データを黒表示データとを交互にソース信号線18に印加する必要がある。したがって、黒挿入(黒表示などの間欠表示)20を実現しょうとすると回路のメインクロックをあげる必要がある。また、時間軸伸張を実施するための画像メモリーも必要になる。

【0259】図1、図2、図38などに示す本発明のEL表示パネルの画素構成では、画像データはコンデンサ19に保持されている。このコンデンサ19の端子電圧に対応する電流をEL素子15に流す。したがって、画像データは液晶表示パネルのように光変調層に保持されているのではない。

【0260】本発明はスイッチングのトランジスタ11 30 d、あるいはトランジスタ11eなどをオンオフさせる だけでEL素子15に流す電流を制御する。つまり、E L素子15に流れる電流 I wをオフしても、画像データ はそのままコンデンサ19の保持されている。したがっ て、次のタイミングでスイッチング素子11dなどをオ ンさせ、EL素子15に電流を流せば、その流れる電流 は前に流れていた電流値と同一である。本発明では黒挿 入(黒表示などの間欠表示)を実現しょうとすると際に おいても回路のメインクロックをあげる必要がない。ま た、時間軸伸張を実施する必要もないための画像メモリ 40 ーも不要である。また、有機EL素子15は電流を印加 してから発光するまでの時間が短く髙速応答である。そ のため、動画表示に適し、さらに間欠表示を実施すると とのより従来のデータ保持型の表示パネル(液晶表示パ ネル、EL表示パネルなど)の問題である動画表示の問 題を解決できる。

【0261】さらに、大型の表示装置でソース容量が大きくなる場合はソース電流を10倍以上にしてやればよい。一般にソース電流値をN倍にした場合、ゲート信号線17b(トランジスタ11d)の導通期間を1F/N とすればよい。これによりテレビ、モニター用の表示装

置などにも適用が可能である。

【0262】以下、図面を参照しながら、本発明の駆動方法についてさらに詳しく説明をする。ソース信号線18の寄生容量は、隣接したソース信号線18間の結合容量、ソースドライブIC(回路)14のバッファ出力容量、ゲート信号線17とソース信号線18とのクロス容量などにより発生する。この寄生容量は通常10pF以上となる。電圧駆動の場合は、ドライバーIC14からは低インピーダンスで電圧がソース信号線18に印加されるため、寄生容量が多少大きくとも駆動では問題となりるない。

【0263】しかし、電流駆動では特に黒レベルの画像表示では5nA以下の微小電流で画素のコンデンサ19をプログラムする必要がある。したがって、寄生容量が所定値以上の大きさで発生すると、1画素行にプログラムする時間(通常、1H以内、ただし、2画素行を同時に書き込む場合もあるので1H以内に限定されるものではない。)内に寄生容量を充放電することができない。1H期間で充放電できなれば、画素への書き込み不足となり、解像度がでない。

【0264】図1の画素構成の場合、図3(a)に示すように、電流プログラム時は、プログラム電流 I wがソース信号線18に流れる。この電流 I wがトランジスタ11aを流れ、I wを流す電流が保持されるように、コンデンサ19に電圧設定(プログラム)される。このとき、トランジスタ11dはオープン状態(オフ状態)である。

【0265】次に、EL素子15に電流を流す期間は図3(b)のように、トランジスタ11c、11bがオフし、トランジスタ11dが動作する。つまり、ゲート信号線17aにオフ電圧(Vgh)が印加され、トランジスタ11b、11cがオフする。一方、ゲート信号線17bにオン電圧(Vgh)が印加され、トランジスタ11dがオンする。

【0266】今、電流 I 1 が本来流す電流 (所定値)の N倍であるとすると、図3 (b)のE L素子 1 5 に流れる電流も I wとなる。したがって、所定値の10倍の輝度でE L素子 1 5 は発光する。つまり、図12 に図示するように、倍率 Nを高くするほど、表示パネルの表示輝度 B も高くなる。したがって、倍率と輝度とは比例関係となる。逆には、1/Nと駆動することにより、輝度と倍率とは反比例の関係となる。

【0267】そこで、トランジスタ11 dを本来オンする時間(約1F)の1/Nの期間だけオンさせ、他の期間(N-1)/N期間はオフさせれば、1F 全体の平均輝度は所定の輝度となる。この表示状態は、CRTが電子銃で画面を走査しているのと近似する。異なる点は、画像を表示している範囲が画面全体の1/N(全画面を1とする)が点灯している点である(CRTでは、点灯している範囲は1画素行(厳密には1画素である)。

【0268】本発明では、CO1F/Nの画像表示領域53が図13(b)に示すように画面50の上から下に移動する。本発明では、1F/Nの期間の間だけ、EL素子15に電流が流れ、他の期間($1F\cdot(N-1)/N$)は電流を流れない。したがって、各画素は間欠表示となる。しかし、人間の目には残像により画像が保持された状態となるので、全画面が均一に表示されているように見える。

【0269】なお、図13に図示するように、書き込み画素行51aは非点灯表示52aとする。しかし、これは、図1、図2などの画素構成の場合である。図38などで図示するカレントミラーの画素構成では、書き込み画素行51aは点灯状態としてもよい。しかし、本明細書では、説明を容易にするため、主として、図1の画素構成を例示して説明をする。また、図13、図16などの所定駆動電流Iwよりも大きい電流でプログラムし、間欠駆動する駆動方法をN倍パルス駆動と呼ぶ。

【0270】この表示状態では1Fごとに画像データ表示、黒表示(非点灯)が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示(間欠表示)状態となる。液晶表示パネル(本発明以外のEL表示パネル)では、1Fの期間、画素にデータが保持されているため、動画表示の場合は画像データが変化してもその変化に追従することができず、動画ボケとなっていた(画像の輪郭ボケ)。しかし、本発明では画像を間欠表示するため、画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、CRTに近い動画表示を実現することができる。

【0271】このタイミングチャートを図14に図示する。なお、本発明などにおいて、特に断りがない時の画素構成は図1であるとする。図14でわかるように、各選択された画素行(選択期間は、1Hとしている)において、ゲート信号線17aにオン電圧(Vgl)が印加されている時(図14(a)を参照)には、ゲート信号線17bにはオフ電圧(Vgh)が印加されている(図14(b)を参照)。また、この期間は、EL素子15には電流が流れていない(非点灯状態)。選択されていない画素行において、ゲート信号線17aにオフ電圧

(Vgh)が印加され、ゲート信号線17bにはオン電 圧(Vgl)が印加されている。また、この期間は、E 上素子15に電流が流れている(点灯状態)。また、点 灯状態では、EL素子15は所定のN倍の輝度(N・B)で点灯し、その点灯期間は1F/Nである。したがって、1Fを平均した表示パネルの表示輝度は、(N・B)×(1/N)=B(所定輝度)となる。

【0272】図15は、図14の動作を各画素行に適用した実施例である。ゲート信号線17に印加する電圧波形を示している。電圧波形はオフ電圧をVgh(Hレベル)とし、オン電圧をVgl(Lレベル)としている。

50 (1)(2)などの添え字は選択している画素行番号を

示している。

には電流が流れない。

【0273】図15において、ゲート信号線17a (1)が選択され(Vg1電圧)、選択された画素行の トランジスタ11aからソースドライバ14に向かって ソース信号線18にプログラム電流が流れる。このプロ グラム電流は所定値のN倍(説明を容易にするため、N = 10として説明する。もちろん、所定値とは画像を表 示するデータ電流であるから、白ラスター表示などでな い限り固定値ではない。)である。したがって、コンデ ンサ19には10倍に電流がトランジスタ11aに流れ 10 るようにプログラムされる。画素行(1)が選択されて いる時は、図1の画素構成ではゲート信号線17b (1)はオフ電圧(Vgh)が印加され、EL素子15

【0274】1H後には、ゲート信号線17a(2)が 選択され(Vg1電圧)、選択された画素行のトランジ スタ11 a からソースドライバ14 に向かってソース信 号線18にプログラム電流が流れる。このプログラム電 流は所定値のN倍(説明を容易にするため、N=10と は10倍に電流がトランジスタ11aに流れるようにプ ログラムされる。画素行(2)が選択されている時は、 図1の画素構成ではゲート信号線17b(2)はオフ電 圧(Vgh)が印加され、EL素子15には電流が流れ ない。しかし、先の画素行(1)のゲート信号線17a (1)にはオフ電圧(Vgh)が印加され、ゲート信号 線17b(1)にはオン電圧(Vg1)が印加されるた め、点灯状態となっている。

【0275】次の1H後には、ゲート信号線17a (3) が選択され、ゲート信号線17b(3) はオフ電 30 圧(Vgh)が印加され、画素行(3)のEL素子15 には電流が流れない。しかし、先の画素行(1)(2) のゲート信号線17a(1)(2)にはオフ電圧(Vg h) が印加され、ゲート信号線17b(1)(2)には オン電圧(Vg1)が印加されるため、点灯状態となっ ている。

【0276】以上の動作を1Hの同期信号に同期して画 像を表示していく。しかし、図15の駆動方式では、E L素子15には10倍の電流が流れる。したがって、表 示画面50は約10倍の輝度で表示される。もちろん、 この状態で所定の輝度表示を行うためには、プログラム 電流を1/10にしておけばよいことは言うまでもな い。しかし、1/10の電流であれば寄生容量などによ り書き込み不足が発生するため、高い電流でプログラム し、黒画面52挿入により所定の輝度を得るのは本発明 の基本的な主旨である。

【0277】なお、本発明の駆動方法において、所定電 流よりも高い電流がEL素子15に流れるようにし、ソ ース信号線18の寄生容量を十分に充放電するという概

くともよい。たとえば、EL素子15に並列に電流経路 を形成し(ダミーのEL素子を形成し、このEL素子は 遮光膜を形成して発光させないなど)、ダミーEL素子 とEL素子15に分流して電流を流しても良い。たとえ ば、信号電流が O. 2 μAのとき、プログラム電流を 2. 2μ Aとして、トランジスタ11aには2. 2μ A を流す。この電流のうち、信号電流0.2μΑをΕL素 子15に流して、2μAをダミーのEL素子に流すなど の方式が例示される。

【0278】以上のように構成することにより、ソース 信号線18に流す電流をN倍に増加させることにより、 駆動トランジスタ11aにN倍の電流が流れるようにプ ログラムすることができ、かつ、電流EL素子15に は、N倍よりは十分小さい電流をながることができるこ とになる。以上の方法では、図5に図示するように、非 点灯領域52を設けることなく、全表示領域50を画像 表示領域53とすることができる。

【0279】図13(a)は表示画像50への書き込み 状態を図示している。図13(a)において、51aは して説明する)である。したがって、コンデンサ19に 20 書き込み画素行である。ソースドライバIC14から各 ソース信号線18にプログラム電流が供給される。な お、図13などでは1H期間に書き込む画素行は1行で ある。しかし、何ら1Hに限定するのものではなく、 0.5H期間でも、2H期間でもよい。また、ソース信 号線18にプログラム電流を書き込むとしたが、本発明 は電流プログラム方式に限定するものではなく、ソース 信号線18に書き込まれるのは電圧である電圧プログラ ム方式でもよい。

> 【0280】図13 (a) において、ゲート信号線17 aが選択されるとソース信号線18に流れる電流がトラ ンジスタ11aにプログラムされる。この時、ゲート信 号線17bはオフ電圧が印加されEL素子15には電流 が流れない。これは、EL素子15側にトランジスタ1 1 d がオン状態であると、ソース信号線18からEL素 子15の容量成分が見え、この容量に影響されてコンデ ンサ19に十分に正確な電流プログラムができなくなる ためである。したがって、図1の構成を例にすれば、図 13(b)で示すように電流を書き込まれている画素行 は非点灯領域52となる。

【0281】今、N(ここでは、先に述べたようにN= 40 10とする) 倍の電流でプログラムしたとすれば、画面 の輝度は10倍になる。したがって、表示領域50の9 0%の範囲を非点灯領域52とすればよい。したがっ て、画像表示領域の水平走査線がQCIFの220本 (S=220)とすれば、22本と表示領域53とし、 220-22=198本を非表示領域52とすればよ い。一般的に述べれば、水平走査線(画素行数)をSと すれば、S/Nの領域を表示領域53とし、この表示領 域53をN倍の輝度で発光させる。そして、この表示領 念である。つまり、EL素子15にN倍の電流を流さな 50 域53を画面の上下方向に走査する。したがって、S

(N-1)/Nの領域は非点灯領域52とする。この非 点灯領域は黒表示(非発光)である。また、この非発光 部52はトランジスタ11dをオフさせることにより実 現する。なお、N倍の輝度で点灯させるとしたが、当然 のことながら明るさ調整、ガンマ調整によりN倍の値と 調整することは言うまでもない。

【0282】また、先の実施例で、10倍の電流でプロ グラムしたとすれば、画面の輝度は10倍になり、表示 領域50の90%の範囲を非点灯領域52とすればよい とした。しかし、これは、RGBの画素を共通に非点灯 10 領域52とすることに限定するものではない。例えば、 Rの画素は、1/8を非点灯領域52とし、Gの画素 は、1/6を非点灯領域52とし、Bの画素は、1/1 0を非点灯領域52と、それぞれの色により変化させて もよい。また、RGBの色で個別に非点灯領域52(あ るいは点灯領域53)を調整できるようにしてもよい。 これらを実現するためには、R、G、Bで個別のゲート 信号線17bが必要になる。しかし、以上のRGBの個 別調整を可能にすることにより、ホワイトバランスを調 整することが可能になり、各階調において色のバランス 20 L=2とL=3では50%の輝度(コントラスト)変化 調整が容易になる(図41を参照のこと)。

【0283】図13(b)に図示するように、書き込み 画素行51aを含む画素行が非点灯領域52とし、書き 込み画素行51aよりも上画面のS/N (時間的には1 F/N)の範囲を表示領域53とする(書き込み走査が 画面の上から下方向の場合、画面を下から上に走査する 場合は、その逆となる)。画像表示状態は、表示領域5 3が帯状になって、画面の上から下に移動する。

【0284】図13の表示では、1つの表示領域53が と、表示領域53が移動するのが視覚的に認識される。 特に、まぶたを閉じた時、あるいは顔を上下に移動させ た時などに認識されやすくなる。

【0285】この課題に対しては、図16に図示するよ うに、表示領域53を複数に分割するとよい。この分割 された総和がS(N-1)/Nの面積となれば、図13 の明るさと同等になる。なお、分割された表示領域53 は等しく (等分に) する必要はない。また、分割された 非表示領域52も等しくする必要はない。

【0286】以上のように、表示領域53を複数に分割 40 することにより画面のちらつきは減少する。したがっ て、フリッカの発生はなく、良好な画像表示を実現でき る。なお、分割はもっと細かくしてもよい。しかし、分 割すればするほど動画表示性能は低下する。

【0287】図17はゲート信号線17の電圧波形およ びELの発光輝度を図示している。図17デ明らかなよ ろに、ゲート信号線17bをVg1にする期間(1F/ N)を複数に分割(分割数K)している。つまり、Vg 1にする期間は1F/(K/N)の期間をK回実施す る。このように制御すれば、フリッカの発生を抑制で

き、低フレームレートの画像表示を実現できる。また、 この画像の分割数も可変できるように構成することが好 ましい。たとえば、ユーザーが明るさ調整スイッチを押 すことにより、あるいは明るさ調整ボリウムを回すこと により、この変化を検出してKの値を変更してもよい。 また、ユーザーが輝度を調整するように構成してもよ い。表示する画像の内容、データにより手動で、あるい は自動的に変化させるように構成してもよい。

【0288】なお、図17などにおいて、ゲート信号線 17bをVg1にする期間(1F/N)を複数に分割 (分割数K) し、Vg1にする期間は1F/(K/N) の期間をK回実施するとしたがこれ限定するものではな い。1F/(K/N)の期間をL(L≠K)回実施して もよい。つまり、本発明は、EL素子15に流す期間 (時間)を制御することにより画像50を表示するもの である。したがって、1F/(K/N)の期間をL(Lる。また、Lの値を変化させることにより、画像50の 輝度をデジタル的に変更することができる。たとえば、 となる。また、画像の表示領域53を分割する時、ゲー ト信号線17bをVg1にする期間は同一期間に限定す るものではない。

【0289】以上の実施例は、EL素子15に流れる電 流を遮断し、また、EL素子に流れる電流を接続するこ とにより、表示画面50をオンオフ(点灯、非点灯)す るものであった。つまり、コンデンサ19に保持された 電荷によりトランジスタ11aに複数回、略同一電流を 流すものである。本発明はこれに限定するものではな 画面の上から下方向に移動する。フレームレートが低い 30 い。たとえば、コンデンサ19に保持された電荷を充放 電させることにより、表示画面50をオンオフ(点灯、 非点灯) する方式でもよい。

> 【0290】図18は図16の画像表示状態を実現する ための、ゲート信号線17に印加する電圧波形である。 図18と図15の差異は、ゲート信号線17bの動作で ある。ゲート信号線 1 7 b は画面を分割する個数に対応 して、その個数分だけオンオフ(Vg1とVgh)動作 する。他の点は図15と同一であるので説明を省略す る。

【0291】EL表示装置では黒表示は完全に非点灯で あるから、液晶表示パネルを間欠表示した場合のよう に、コントラスト低下もない。また、図1の構成におい ては、トランジスタ11dをオンオフ操作するだけで、 図38の構成においては、トランジスタ素子11eをオ ンオフ操作するだけで、間欠表示を実現することができ る。これは、コンデンサ19に画像データがメモリー (アナログ値であるから階調数は無限大) されているた めである。つまり、各画素16に、画像データは1Fの 期間中は保持されている。この保持されている画像デー 50 夕に相当する電流をEL素子15に流すか否かをトラン

ジスタ11 d、11 eの制御により実現しているのであ る。

【0292】コンデンサ19の端子電圧を維持すること は重要である。1フィールド(フレーム)期間でコンデ ンサ19の端子電圧が変化(充放電)すると、画面輝度 が変化し、フレームレートが低下した時にちらつき(フ リッカなど) が発生するからである。トランジスタ11 aが1フレーム(1フィールド)期間でEL素子15に 流す電流は、少なくとも65%以下に低下しないように する必要がある。この65%とは、画素16に書き込 み、EL素子15に流す電流の最初が100%とした 時、次のフレーム(フィールド)で前記画素16に書き 込む直前のEL素子15に流す電流が65%以上とする ことである。

【0293】図1の画素構成では、間欠表示を実現する 場合としない場合では、1 画素を構成するトランジスタ 11の個数に変化はない。つまり、画素構成はそのまま で、ソース信号線18の寄生容量の影響と除去し、良好 な電流プログラムを実現している。その上、CRTに近 い動画表示を実現しているのである。

【0294】また、ゲートドライバ回路12の動作クロ ックはソースドライバ回路14の動作クロックに比較し て十分に遅いため、回路のメインクロックが高くなると いうことはない。また、Nの値の変更も容易である。

【0295】なお、画像表示方向(画像書き込み方向) は、1フィールド(1フレーム)目では画面の上から下 方向とし、つぎの第2フィールド (フレーム) 目では画 面の下から上方向としてもよい。つまり、上から下方向 と、下から上方向とを交互にくりかえす。

は画面の上から下方向とし、いったん、全画面を黒表示 (非表示)とした後、つぎの第2フィールド (フレー ム)目では画面の下から上方向としてもよい。また、い ったん、全画面を黒表示(非表示)としてもよい。

【0297】なお、以上の駆動方法の説明では、画面の 書き込み方法を画面の上から下あるいは下から上とした が、これに限定するものではない。画面の書き込み方向 は絶えず、画面の上から下あるいは下から上と固定し、 非表示領域52の動作方向を1フィールド目では画面の 上から下方向とし、つぎの第2フィールド目では画面の 40 下から上方向としてもよい。以上の事項は他の本発明の 実施例でも同様である。非表示領域52は完全に非点灯 状態である必要はない。微弱な発光あるいはうっすらと した画像表示があっても実用上は問題ない。つまり、画 像表示領域53よりも表示輝度が低い領域と解釈するべ きである。また、非表示領域52とは、R、G、B画像 表示のうち、1色または2色のみが非表示状態という場 合も含まれる。

【0298】基本的には表示領域53の輝度(明るさ)

なるほど、画面50の輝度は高くなる。たとえば、表示 領域53の輝度が100(nt)の場合、表示領域53 が全画面50に占める割合が10%から20%にすれ ば、画面の輝度は2倍となる。したがって、全画面50 に占める表示領域53の面積を変化させることにより、 画面の表示輝度を変化することができる。

【0299】表示領域53の面積はシフトレジスタ61 へのデータパルス(ST2)を制御することにより、任 意に設定できる。また、データパルスの入力タイミン 10 グ、周期を変化させることにより、図16の表示状態と 図13の表示状態とを切り替えることができる。1F周 期でのデータパルス数を多くすれば、画面50は明るく なり、少なくすれば、画面50は暗くなる。また、連続 してデータパルスを印加すれば図13の表示状態とな り、間欠にデータパルスを入力すれば図16の表示状態 となる。

【0300】図19(a)は図13のように表示領域5 3が連続している場合の明るさ調整方式である。図19 (a1)の画面50の表示輝度が最も明るい。図19 20 (a2)の画面50の表示輝度が次に明るく、図19 (a3)の画面50の表示輝度が最も暗い。図19(a 1) から図19 (a3) への変化 (あるいはその逆) は、先にも記載したようにゲートドライバ回路12のシ フトレジスタ回路61などの制御により、容易に実現で きる。この際、図1のVdd電圧は変化させる必要がな い。つまり、電源電圧を変化させずに表示画面50の輝 度変化を実施できる。また、図19(a1)から図19 (a3)への変化の際、画面のガンマ特性は全く変化し ない。したがって、画面50の輝度によらず、表示画像 【0296】さらに、1フィールド(1フレーム)目で 30 のコントラスト、階調特性が維持される。これは本発明 の効果のある特徴である。従来の画面の輝度調整では、 画面50の輝度が低い時は、階調性能が低下する。つま り、高輝度表示の時は64階調表示を実現できても、低 輝度表示の時は、半分以下の階調数しか表示できない場 合がほとんどである。これに比較して、本発明の駆動方 法では、画面の表示輝度に依存せず、最高の64階調表 示を実現できる。

> 【0301】図19(b)は図16のように表示領域5 3が分散している場合の明るさ調整方式である。図19 (b1)の画面50の表示輝度が最も明るい。図19 (b2)の画面50の表示輝度が次に明るく、図19 (b3)の画面50の表示輝度が最も暗い。図19(b 1)から図19(b3)への変化(あるいはその逆) は、先にも記載したようにゲートドライバ回路12のシ フトレジスタ回路61などの制御により、容易に実現で きる。図19(b)のように表示領域53を分散させれ ば、低フレームレートでもフリッカが発生しない。

【0302】さらに低フレームレートでも、フリッカが 発生しないようにするには、図19(c)のように表示 が所定値に維持される場合、表示領域53の面積が広く 50 領域53を細かく分散させればよい。しかし、動画の表

にプログラムされる。

示性能は低下する。したがって、動画を表示するには、 図19(a)の駆動方法が適している。静止画を表示 し、低消費電力化を要望する時は、図19(c)の駆動 方法が適している。図19(a)から図19(c)の駆 動方法の切り替えも、シフトレジスタ61の制御により 容易に実現できる。

【0303】図20はソース信号線18に流れる電流を 増大させる他の実施例の説明図である。基本的に複数の 画素行を同時に選択し、複数の画素行をあわせた電流で ソース信号線18の寄生容量などを充放電し電流書き込 10 み不足を大幅に改善する方式である。ただし、複数の画 素行を同時に選択するため、1 画素あたりの駆動する電 流を減少させることができる。したがって、EL素子1 5に流れる電流を減少させることができる。ここで、説 明を容易にするため、一例として、N=10として説明 する(ソース信号線18に流す電流を10倍にする)。 図20で説明する本発明は、画素行は同時にK画素行を 選択する。ソースドライバIC14からは所定電流のN 倍電流をソース信号線18に印加する。各画素にはEL る。EL素子15を所定発光輝度とするために、EL素 子15に流れる時間を1フレーム (1フィールド) のK /N時間にする。このように駆動することにより、ソー ス信号線18の寄生容量を十分に充放電でき、良好な解 像度を所定の発光輝度を得ることができる。

【0304】つまり、1フレーム(1フィールド)のK /Nの期間の間だけ、EL素子15に電流を流し、他の 期間(1F(N-1)K/N)は電流を流さない。この 表示状態では1 F ごとに画像データ表示、黒表示(非点 灯)が繰り返し表示される。つまり、画像データ表示状 30 態が時間的に飛び飛び表示(間欠表示)状態となる。し たがって、画像の輪郭ぼけがなくなり良好な動画表示を 実現できる。また、ソース信号線18にはN倍の電流で 駆動するため、寄生容量の影響をうけず、髙精細表示パ ネルにも対応できる。

【0305】図21は、図20の駆動方法を実現するた めの駆動波形の説明図である。信号波形はオフ電圧をV gh (Hレベル)とし、オン電圧をVgl (Lレベル) としている。各信号線の添え字は画素行の番号((1) (2) (3) など) を記載している。なお、行数はQC IF表示パネルの場合は220本であり、VGAパネル では480本である。

【0306】図21において、ゲート信号線17a (1) が選択され(Vgl電圧)、選択された画素行の トランジスタ11aからソースドライバ14に向かって ソース信号線18にプログラム電流が流れる。ここでは 説明を容易にするため、まず、書き込み画素行51aが 画素行(1)番目であるとして説明する。

【0307】また、ソース信号線18に流れるプログラ

0として説明する。もちろん、所定値とは画像を表示す るデータ電流であるから、白ラスター表示などでない限 り固定値ではない。)である。また、5画素行が同時に 選択(K=5)として説明をする。したがって、理想的 には1つの画素のコンデンサ19には2倍(N/K=1 0/5=2)に電流がトランジスタ11aに流れるよう

【0308】書き込み画素行が(1)画素行目である 時、図21で図示したように、ゲート信号線17aは (1)(2)(3)(4)(5)が選択されている。つ まり、画素行(1)(2)(3)(4)(5)のスイッ チングトランジスタ11b、トランジスタ11cがオン 状態である。また、ゲート信号線17bはゲート信号線 17aの逆位相となっている。したがって、画素行 (1)(2)(3)(4)(5)のスイッチングトラン ジスタ11dがオフ状態であり、対応する画素行のEL 素子15には電流が流れていない。つまり、非点灯状態 52である。

【0309】理想的には、5画素のトランジスタ11a 素子15に流す電流のN/K倍の電流がプログラムされ 20 が、それぞれIw×2の電流をソース信号線18に流す (つまり、ソース信号線18には $1w \times 2 \times N = 1w \times$ 2×5=Iw×10。したがって、本発明のN倍パルス 駆動を実施しない場合が所定電流Iwとすると、Iwの 10倍の電流がソース信号線18に流れる)。

> 【0310】以上の動作(駆動方法)により、各画素1 6のコンデンサ19には、2倍の電流がプログラムされ る。ここでは、理解を容易にするため、各トランジスタ 11 a は特性 (Vt、S値)が一致しているとして説明 をする。

【0311】同時に選択する画素行が5画素行(K= 5) であるから、5つの駆動トランジスタ11aが動作 する。つまり、1画素あたり、10/5=2倍の電流が トランジスタ11aに流れる。ソース信号線18には、 5つのトランジスタ11aのプログラム電流を加えた電 流が流れる。たとえば、書き込み画素行51aに、本 来、書き込む電流 Iwとし、ソース信号線 18には、I w×10の電流を流す。書き込み画素行(1)より以降 に画像データを書き込む書き込み画素行51bソース信 号線18への電流量を増加させるため、補助的に用いる 画素行である。しかし、書き込み画素行51bは後に正 規の画像データが書き込まれるので問題がない。

【0312】したがって、4画素行51bにおいて、1 H期間の間は51aと同一表示である。そのため、書き 込み画素行51aと電流を増加させるために選択した画 素行51bとを少なくとも非表示状態52とするのであ る。ただし、図38のようなカレントミラーの画素構 成、その他の電圧プログラム方式の画素構成では、場合 によっては表示状態としてもよい。

【0313】次の、1H後には、ゲート信号線17a ム電流は所定値のN倍(説明を容易にするため、N=1 50 (1)は非選択となり、ゲート信号線17bにはオン電

圧(Vg1)が印加される。また、同時に、ゲート信号 線17a(6)が選択され(Vg1電圧)、選択された 画素行(6)のトランジスタ11aからソースドライバ 14に向かってソース信号線18にプログラム電流が流 れる。このように動作することのより、画素行(1)に は正規の画像データが保持される。

【0314】次の、1H後には、ゲート信号線17a (2)は非選択となり、ゲート信号線17bにはオン電 圧(Vg1)が印加される。また、同時に、ゲート信号 線17a(7)が選択され(Vg1電圧)、選択された 10 画素行(7)のトランジスタ11aからソースドライバ 14に向かってソース信号線18にプログラム電流が流 れる。とのように動作することのより、画素行(2)に は正規の画像データが保持される。以上の動作と1画素 行づつシフトしながら走査することにより1画面が書き 換えられる。

【0315】図20の駆動方法では、各画素には2倍の 電流(電圧)でプログラムを行うため、各画素のEL素 子15の発光輝度は理想的には2倍となる。したがっ て、表示画面の輝度は所定値よりも2倍となる。これを 20 下方向の画素)の特性はほぼ等しく作製される。したが 所定の輝度とするためには、図16に図示するように、 書き込み画素行51を含み、かつ表示領域50の1/2 の範囲を非表示領域52とすればよい。

【0316】図13と同様に、図20のように1つの表 示領域53が画面の上から下方向に移動すると、フレー ムレートが低いと、表示領域53が移動するのが視覚的 に認識される。特に、まぶたを閉じた時、あるいは顔を 上下に移動させた時などに認識されやすくなる。

【0317】との課題に対しては、図22に図示するよ た非表示領域52を加えた部分がS(N-1)/Nの面 積となれば、分割しない場合と同一となる。

【0318】図23はゲート信号線17に印加する電圧 波形である。図21と図23との差異は、基本的にはゲ ート信号線17bの動作である。ゲート信号線17bは 画面を分割する個数に対応して、その個数分だけオンオ フ(Vg1とVgh)動作する。他の点は図21とほぼ 同一あるいは類推できるので説明を省略する。

【0319】以上のように、表示領域53を複数に分割 することにより画面のちらつきは減少する。したがっ て、フリッカの発生はなく、良好な画像表示を実現でき る。なお、分割はもっと細かくしてもよい。しかし、分 割すればするほどフリッカは軽減する。特にEL素子1 5の応答性は速いため、5μsecよりも小さい時間で オンオフしても、表示輝度の低下はない。

【0320】本発明の駆動方法において、EL素子15 のオンオフは、ゲート信号線17bに印加する信号のオ ンオフで制御できる。そのため、クロック周波数はKH z オーダーの低周波数で制御が可能である。また、黒画 面挿入(非表示領域52挿入)を実現するのには、画像 50 た、それ以上の画素行づつシフトさせてもよい。また、

メモリーなどを必要としない。したがって、低コストで 本発明の駆動回路あるいは方法を実現できる。

【0321】図24は同時に選択する画素行が2画素行 の場合である。検討した結果によると、低温ポリシリコ ン技術で形成した表示パネルでは、2画素行を同時に選 択する方法は表示均一性が実用的であった。これは、隣 接した画素の駆動用トランジスタ11aの特性が極めて 一致しているためと推定される。また、レーザーアニー ルする際に、ストライプ状のレーザーの照射方向はソー ス信号線18と平行に照射することで良好な結果が得ら れた。

【0322】これは同一時間にアニールされる範囲の半 導体膜は特性が均一であるためである。つまり、ストラ イブ状のレーザー照射範囲内では半導体膜が均一に作製 され、この半導体膜を利用したTFTのVt、モビリテ ィがほぼ等しくなるためである。したがって、ソース信 号線18の形成方向に平行にストライプ状のレーザーシ ョットを照射し、この照射位置を移動させることによ り、ソース信号線18に沿った画素(画素列、画面の上 って、複数の画素行を同時にオンさせて電流プログラム を行った時、プログラム電流は、同時に選択されて複数 の画素にはプログラム電流を選択された画素数で割った 電流が、ほぼ同一に電流プログラムされる。したがっ て、目標値に近い電流プログラムを実施でき、均一表示 を実現できる。したがって、レーザーショット方向と図 24などで説明する駆動方式とは相乗効果がある。

【0323】以上のように、レーザーショットの方向を ソース信号線18の形成方向と略一致させることによ うに、表示領域53を複数に分割するとよい。分割され、30 り、画素の上下方向のTFT11aの特性がほぼ同一に なり、良好な電流プログラムを実施することができる (画素の左右方向のTFT11aの特性が一致していな くとも)。以上の動作は、1H(1水平走査期間)に同 期して、1画素行あるいは複数画素行づつ選択画素行位 置をずらせて実施する。なお、本発明は、レーザーショ ットの方向をソース信号線18と平行にするとしたが、 平行でなくともよい。ソース信号線18に対して斜め方 向にレーザーショットを照射しても1つのソース信号線 18に沿った画素の上下方向のTFT11aの特性はほ 40 ぼ一致して形成されるからある。したがって、ソース信 号線に平行にレーザーショットを照射するというの意味 はソース信号線18の沿った任意の画素の上または下に 隣接した画素を、1つのレーザー照射範囲に入るように 形成するということである。また、ソース信号線18と は一般的には、映像信号となるプログラム電流あるいは 電圧を伝達する配線である。

> 【0324】なお、本発明の実施例では1日ごとに、書 き込み画素行位置をシフトさせるとしたが、これに限定 するものではなく、2Hごとにシフトしてもよく、ま

任意の時間単位でシフトしてもよい。また、画面位置に 応じて、シフトする時間を変化させてもよい。たとえ ば、画面の中央部でのシフト時間を短くし、画面の上下 部でシフト時間を長くしてもよい。また、フレームごと にシフト時間を変化させてもよい。また、連続した複数 画素行を選択することに限定するものではない。例え ば、1画素行へだてた画素行を選択してもよい。つま り、第1番目の水平走査期間に第1番目の画素行と第3 番目の画素行を選択し、第2番目の水平走査期間に第2 番目の画素行と第4番目の画素行を選択し、第3番目の 10 水平走査期間に第3番目の画素行と第5番目の画素行を 選択し、第4番目の水平走査期間に第4番目の画素行と 第6番目の画素行を選択する駆動方法である。 もちろ ん、第1番目の水平走査期間に第1番目の画素行と第3 番目の画素行と第5番目の画素行を選択するという駆動 方法も技術的範疇である。

【0325】なお、以上のレーザーショット方向と、複数本の画素行を同時に選択するという組み合わせは、図1、図2、図32の画素構成のみに限定されるものではなく、カレントミラーの画素構成である図38、図42、図50などの他の電流駆動方式の画素構成にも適用できることはいうまでもない。また、図43、図51、図54、図62などの電圧駆動の画素構成にも適用できる。つまり、画素上下のTFTの特性が一致しておれば、同一のソース信号線18に印加した電圧値により良好に電圧プログラムを実施できるからである。

【0326】図24において、書き込み画素行が(1)画素行目である時、ゲート信号線17aは(1)(2)が選択されている(図25を参照のこと)。つまり、画素行(1)(2)のスイッチングトランジスタ11b、トランジスタ11cがオン状態である。また、ゲート信号線17aの逆位相となっている。したがって、少なくとも画素行(1)(2)のスイッチングトランジスタ11dがオフ状態であり、対応する画素行のEL素子15には電流が流れていない。つまり、非点灯状態52である。なお、図24では、フリッカの発生を低減するため、表示領域53を5分割している。

【0327】理想的には、2 画素(行)のトランジスタ 11 aが、それぞれ I w×5(N = 10 の場合。つまり、K = 2 であるから、ソース信号線 18 に流れる電流は I w×K×5 = I w×I 0 となる)の電流をソース信号線 18 に流す。そして、各画素 16 のコンデンサ 19 には、5 倍の電流がプログラムされる。

【0328】同時に選択する画素行が2画素行(K=2)であるから、2つの駆動トランジスタ11aが動作する。つまり、1画素あたり、10/2=5倍の電流がトランジスタ11aに流れる。ソース信号線18には、2つのトランジスタ11aのプログラム電流を加えた電流が流れる。

【0329】たとえば、書き込み画素行51aに、本来、書き込む電流 I d とし、ソース信号線 18 には、I w×10 の電流を流す。書き込み画素行51 b は後に正規の画像データが書き込まれるので問題がない。画素行51 b は、1 H 期間の間は 51 a と同一表示である。そのため、書き込み画素行51 b とを少なくとも非表示状態 52 とするのである。

【0330】次の、1 H後には、ゲート信号線17a (1) は非選択となり、ゲート信号線17bにはオン電圧(Vg1)が印加される。また、同時に、ゲート信号線17a(3)が選択され(Vg1電圧)、選択された画素行(3)のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。このように動作することのより、画素行(1)には正規の画像データが保持される。

【0331】次の、1日後には、ゲート信号線17a (2)は非選択となり、ゲート信号線17bにはオン電圧(Vgl)が印加される。また、同時に、ゲート信号 線17a(4)が選択され(Vgl電圧)、選択された 画素行(4)のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。このように動作することのより、画素行(2)には正規の画像データが保持される。以上の動作と1画素行づつシフト(もちろん、複数画素行づつシフトしてよい。たとえば、擬似インターレース駆動であれば、2行づつシフトするであろう。また、画像表示の観点から、複数の画素行に同一画像を書き込む場合もあるであろう)しながら走査することにより1画面が書き換えら れる。

【0332】図16と同様であるが、図24の駆動方法では、各画素には5倍の電流(電圧)でプログラムを行うため、各画素のEL素子15の発光輝度は理想的には5倍となる。したがって、表示領域53の輝度は所定値よりも5倍となる。これを所定の輝度とするためには、図16などに図示するように、書き込み画素行51を含み、かつ表示画面1の1/5の範囲を非表示領域52とすればよい

【0333】図27に図示するように、2本の書き込み 画素行51(51a、51b)が選択され、画面50の 上辺から下辺に順次選択されていく(図26も参照のこと。図26では画素行16aと16bが選択されている)。しかし、図27(b)のように、画面の下辺までくると書き込み画素行51aは存在するが、51bはなくなる。つまり、選択する画素行が1本しかなくなる。そのため、ソース信号線18に印加された電流は、すべて画素行51aに書き込まれる。したがって、画素行51aに較して、2倍の電流が画素にプログラムされてしまう。

50 【0334】との課題に対して、本発明は、図27

(b) に図示するように画面50の下辺にダミー画素行 281を形成(配置)している。したがって、選択画素 行が画面50の下辺まで選択された場合は、画面50の 最終画素行とダミー画素行281が選択される。そのた め、図27(b)の書き込み画素行には、規定どおりの 電流が書き込まれる。

【0335】図28は図27(b)の状態を示してい る。図28で明らかのように、選択画素行が画面50の 下辺の画素16c行まで選択された場合は、画面50の 最終画素行281が選択される。ダミー画素行281は 10 表示領域50外に配置する。つまり、ダミー画素行28 1は点灯しない、あるいは点灯させない、もしくは点灯 しても表示として見えないように構成する。たとえば、 画素電極とTFT11とのコンタクトホールをなくすと か、ダミー画素行にはEL膜を形成しないとかである。 【0336】図27では、画面50の下辺にダミー画素 (行)281を設ける(形成する、配置する)とした が、これに限定するものではない。たとえば、図29 (a) に図示するように、画面の下辺から上辺に走査す る(上下逆転走査)する場合は、図29(b)に図示す 20 る。したがって、表示状態は図30(a2)となる。 るように画面50の上辺にもダミー画素行281を形成 すべきである。つまり、画面50の上辺を下辺のそれぞ れにダミー画素行281を形成(配置)する。以上のよ うに構成することにより、画面の上下反転走査にも対応 できるようになる。以上の実施例は、2 画素行を同時選 択する場合であった。

【0337】本発明はこれに限定するものではなく、た とえば、5 画素行を同時選択する方式(図23を参照の こと)でもよい。つまり、5画素行同時駆動の場合は、 ダミー画素行281は4行分形成すればよい。本発明の 30 電流を流し、高速に概略の電流が流れる値まで近づけ ダミー画素行構成あるいはダミー画素行駆動は、少なく とも1つ以上のダミー画素行を用いる方式である。もち ろん、ダミー画素行駆動方法とN倍パルス駆動とを組み 合わせて用いることが好ましい。

【0338】複数本の画素行を同時に選択する駆動方法 では、同時に選択する画素行数が増加するほど、トラン ジスタ11aの特性バラツキを吸収することが困難にな る。しかし、選択本数が低下すると、1画素にプログラ ムする電流が大きくなり、EL素子15に大きな電流を 流すことになる。EL素子15に流す電流が大きいとE 40 あるので説明を省略する。 L素子15が劣化しやすくなる。

【0339】図30はこの課題を解決するものである。 図30の基本概念は、1/2H(水平走査期間の1/ 2)は、図22、図29で説明したように、複数の画素 行を同時に選択する方法である。その後の1/2H(水 平走査期間の1/2)は図5、図13などで説明したよ うに、1画素行を選択する方法を組み合わせたものであ る。このようにくみあわせることにより、トランジスタ 11aの特性バラツキを吸収しより、高速にかつ面内均 一性を良好にすることができる。

【0340】図30において、説明を容易にするため、 第1の期間では5画素行を同時に選択し、第2の期間で は1 画素行を選択するとして説明をする。まず、第1の 期間(前半の1/2H)では、図30(a1)に図示す るように、5画素行を同時に選択をする。この動作は図 22を用いて説明したので省略する。一例としてソース 信号線18に流す電流は所定値の25倍とする。したが って、各画素16のトランジスタ11a(図1の画素構 成の場合)には5倍の電流(25/5画素行=5)がプ ログラムされる。25倍の電流であるから、ソース信号 線18などに発生する寄生容量は極めて短期間に充放電 される。したがって、ソース信号線18の電位は、短時 間で目標の電位となり、各画素16のコンデンサ19の 端子電圧も5倍電流を流すようにプログラムされる。こ の25倍電流の印加時間は前半の1/2H(1水平走査 期間の1/2)とする。

【0341】当然のことながら、書き込み画素行の5画 素行は同一画像データが書き込まれるから、表示しない ように5画素行のトランジスタ11dはオフ状態とされ

【0342】次の後半の1/2H期間は、1画素行を選 択し、電流(電圧)プログラムを行う。この状態を図3 0(b1)に図示している。書き込み画素行51aは先 と同様に5倍の電流を流すように電流(電圧)プログラ ムされる。図30(a1)と図30(b1)とで各画素 に流す電流を同一にするのは、プログラムされたコンデ ンサ19の端子電圧の変化を小さくして、より高速に目 標の電流を流せるようにするためである。

【0343】つまり、図30(a1)で、複数の画素に る。この第1の段階では、複数のトランジスタ11aで プログラムしているため、目標値に対してトランジスタ のバラツキによる誤差が発生している。次の第2の段階 で、データを書き込みかつ保持する画素行のみを選択し て、概略の目標値から、所定の目標値まで完全なプログ ラムを行うのである。

【0344】なお、非点灯領域52を画面の上から下方 向に走査し、また、書き込み画素行5 1 a も画面の上か ら下方向に走査することは図13などの実施例と同様で

【0345】図31は図30の駆動方法を実現するため の駆動波形である。図31でわかるように、1H(1水 平走査期間)は2つのフェーズで構成されている。この 2つのフェーズはISEL信号で切り替える。ISEL 信号は図31に図示している。

【0346】まず、ISEL信号について説明をしてお く。図30を実施するドライバー回路14は、電流出力 回路Aと電流出力回路Bとを具備している。それぞれの 電流出力回路は、8ビットの階調データをDA変換する 50 DA回路とオペンアンプなどから構成される。図30の

実施例では、電流出力回路Aは25倍の電流を出力する ように構成されている。一方、電流出力回路Bは5倍の 電流を出力するように構成されている。電流出力回路A と電流出力回路Bの出力はISEL信号により電流出力 部に形成(配置)されたスイッチ回路が制御され、ソー ス信号線18に印加される。この電流出力回路は各ソー ス信号線に配置されている。

【0347】ISEL信号は、Lレベルの時、25倍電 流を出力する電流出力回路Aが選択されてソース信号線 18からの電流をソースドライバ IC14が吸収する (より適切には、ソースドライバ回路14内に形成され た電流出力回路Aが吸収する)。25倍、5倍などの電 流出力回路電流の大きさ調整は容易である。複数の抵抗 とアナログスイッチで容易に構成できるからである。 【0348】図30に示すように書き込み画素行が (1) 画素行目である時(図30の1Hの欄を参照)、 ゲート信号線17aは(1)(2)(3)(4)(5) が選択されている(図1の画素構成の場合)。つまり、 画素行(1)(2)(3)(4)(5)のスイッチング トランジスタ11b、トランジスタ11cがオン状態で 20 ある。また、ISELがLレベルであるから、25倍電 流を出力する電流出力回路Aが選択され、ソース信号線 18と接続されている。また、ゲート信号線17bに は、オフ電圧(Vgh)が印加されている。したがっ て、画素行(1)(2)(3)(4)(5)のスイッチ ングトランジスタ11 dがオフ状態であり、対応する画 素行のEL素子15には電流が流れていない。つまり、 非点灯状態52である。

【0349】理想的には、5画素のトランジスタ11a が、それぞれIw×2の電流をソース信号線18に流 す。そして、各画素16のコンデンサ19には、5倍の 電流がプログラムされる。ここでは、理解を容易にする ため、各トランジスタ11aは特性(Vt、S値)が一 致しているとして説明をする。

【0350】同時に選択する画素行が5画素行(K= 5)であるから、5つの駆動トランジスタ11aが動作 する。つまり、1画素あたり、25/5=5倍の電流が トランジスタ11aに流れる。ソース信号線18には、 5つのトランジスタ11aのプログラム電流を加えた電 流が流れる。たとえば、書き込み画素行51aに、従来 40 の駆動方法で画素に書き込む電流 I w とする時、ソース 信号線18には、Iw×25の電流を流す。書き込み画 素行(1)より以降に画像データを書き込む書き込み画 素行51 bソース信号線18への電流量を増加させるた め、補助的に用いる画素行である。しかし、書き込み画 素行51bは後に正規の画像データが書き込まれるので 問題がない。

【0351】したがって、画素行51bは、1H期間の 間は51aと同一表示である。そのため、書き込み画素 行51aと電流を増加させるために選択した画素行51 50 は、書き込み画素行51aのみを選択する。つまり、

bとを少なくとも非表示状態52とするのである。 【0352】次の1/2H(水平走査期間の1/2)で は、書き込み画素行51aのみを選択する。つまり、 (1) 画素行目のみを選択する。図31で明らかなよう に、ゲート信号線17a(1)のみが、オン電圧(Vg 1)が印加され、ゲート信号線17a(2)(3) (4) (5) はオフ(Vgh) が印加されている。した がって、画素行(1)のトランジスタ11aは動作状態 (ソース信号線18に電流を供給している状態)である 10 が、画素行(2)(3)(4)(5)のスイッチングト ランジスタ11b、トランジスタ11cがオフ状態であ る。つまり、非選択状態である。また、ISELがHレ ベルであるから、5倍電流を出力する電流出力回路Bが 選択され、この電流出力回路Bとソース信号線18とが 接続されている。また、ゲート信号線17bの状態は先 の1/2 Hの状態と変化がなく、オフ電圧(Vgh)が 印加されている。したがって、画素行(1)(2) (3) (4) (5) のスイッチングトランジスタ11d がオフ状態であり、対応する画素行のEL素子15には 電流が流れていない。つまり、非点灯状態52である。 【0353】以上のことから、画素行(1)のトランジ スタ11aが、それぞれIw×5の電流をソース信号線 18に流す。そして、各画素行(1)のコンデンサ19 には、5倍の電流がプログラムされる。

【0354】次の水平走査期間では1画素行、書き込み 画素行がシフトする。つまり、今度は書き込み画素行が (2) である。最初の1/2Hの期間では、図31に示 すように書き込み画素行が(2)画素行目である時、ゲ ート信号線17aは(2)(3)(4)(5)(6)が 30 選択されている。つまり、画素行(2)(3)(4) (5) (6) のスイッチングトランジスタ11b、トラ ンジスタ11cがオン状態である。また、ISELがL レベルであるから、25倍電流を出力する電流出力回路 Aが選択され、ソース信号線18と接続されている。ま た、ゲート信号線17bには、オフ電圧(Vgh)が印 加されている。したがって、画素行(2)(3)(4) (5)(6)のスイッチングトランジスタ11dがオフ 状態であり、対応する画素行のEL素子15には電流が 流れていない。つまり、非点灯状態52である。一方、 画素行(1)のゲート信号線17b(1)はVg1電圧 が印加されているから、トランジスタ11dはオン状態 であり、画素行(1)のEL素子15は点灯する。 【0355】同時に選択する画素行が5画素行(K=

5つのトランジスタ11aのプログラム電流を加えた電 【0356】次の1/2H(水平走査期間の1/2)で

5) であるから、5つの駆動トランジスタ11aが動作

する。つまり、1画素あたり、25/5=5倍の電流が

トランジスタ11aに流れる。ソース信号線18には、

(2) 画素行目のみを選択する。図31で明らかなよう に、ゲート信号線17a(2)のみが、オン電圧(Vg 1)が印加され、ゲート信号線17a(3)(4)

(5)(6)はオフ(Vgh)が印加されている。した がって、画素行(1)(2)のトランジスタ11aは動 作状態(画素行(1)はEL素子15に電流を流し、画 素行(2)はソース信号線18に電流を供給している状 態) であるが、画素行(3)(4)(5)(6)のスイ ッチングトランジスタ11b、トランジスタ11cがオ ELがHレベルであるから、5倍電流を出力する電流出 力回路Bが選択され、この電流出力回路1222bとソ ース信号線18とが接続されている。また、ゲート信号 線17bの状態は先の1/2Hの状態と変化がなく、オ フ電圧(Vgh)が印加されている。したがって、画素 行(2)(3)(4)(5)(6)のスイッチングトラ ンジスタ11dがオフ状態であり、対応する画素行のE L素子15には電流が流れていない。つまり、非点灯状 態52である。

スタ11aが、それぞれIw×5の電流をソース信号線 18に流す。そして、各画素行(2)のコンデンサ19 には、5倍の電流がプログラムされる。以上の動作を順 次、実施することにより1画面を表示することができ る。

【0358】図30で説明した駆動方法は、第1の期間 でG画素行(Gは2以上)を選択し、各画素行にはN倍 の電流を流すようにプログラムする。第1の期間後の第 2の期間ではB画素行(BはGよりも小さく、1以上) する方式である。

【0359】しかし、他の方策もある。第1の期間でG 画素行(Gは2以上)を選択し、各画素行の総和電流が N倍の電流となるようにプログラムする。第1の期間後 の第2の期間ではB画素行(BはGよりも小さく、1以 上)を選択し、選択された画素行の総和の電流(ただ し、選択画素行が1の時は、1画素行の電流)がN倍と なるようにプログラムする方式である。たとえば、図3 0 (a1) において、5 画素行を同時に選択し、各画素 のトランジスタ11aには2倍の電流を流す。したがっ て、ソース信号線18には5×2倍=10倍の電流が流 れる。次の第2の期間では図30(b1)において、1 画素行を選択する。この1画素のトランジスタ11aに は10倍の電流を流す。

【0360】なお、図31において、複数の画素行を同 時に選択する期間を1/2 Hとし、1画素行を選択する 期間を1/2Hとしたがこれに限定するものではない。 複数の画素行を同時に選択する期間を1/4 Hとし、1 画素行を選択する期間を3/4 Hとしてもよい。また、 複数の画素行を同時に選択する期間と、1画素行を選択 50 る。さらに好ましくは1以上5以下とすることが好まし

する期間とを加えた期間は1Hとしたがこれに限定する ものではない。たとえば、2 H期間でも、1.5 H期間 であっても良い。

【0361】また、図30において、5画素行を同時に 選択する期間を1/2 Hとし、次の第2の期間では2画 素行を同時に選択するとしてもよい。この場合でも実用 上、支障のない画像表示を実現できる。

【0362】また、図30において、5画素行を同時に 選択する第1の期間を1/2Hとし、1画素行を選択す フ状態である。つまり、非選択状態である。また、IS 10 る第2の期間を1/2Hとする2段階としたがこれに限 定するものではない。たとえば、第1の段階は、5画素 行を同時に選択し、第2の期間は前記5画素行のうち、 2 画素行を選択し、最後に、1 画素行を選択する3つの 段階としてもよい。つまり、複数の段階で画素行に画像 データを書き込んでも良い。

【0363】以上の本発明のN倍パルス駆動方法では、 各画素行で、ゲート信号線17bの波形を同一にし、1 Hの間隔でシフトさせて印加していく。このように走査 することにより、EL素子15が点灯している時間を1 【0357】以上のことから、画素行(2)のトランジ 20 F/Nに規定しながら、順次、点灯する画素行をシフト させることができる。このように、各画素行で、ゲート 信号線17bの波形を同一にし、シフトさせていること を実現することは容易である。図6のシフトレジスタ回 路61a、61bに印加するデータであるST1、ST 2を制御すればよいからである。たとえば、入力ST2 がLレベルの時、ゲート信号線17bにVg1が出力さ れ、入力ST2がHレベルの時、ゲート信号線17bに Vghが出力されるとすれば、シフトレジスタ17bに 印加するST2を1F/Nの期間だけLレベルで入力 を選択し、画素にはN倍の電流を流すようにプログラム 30 し、他の期間はHレベルにする。この入力されたST2 を1 Hに同期したクロックCLK2でシフトしていくだ けである。

> 【0364】なお、EL素子15をオンオフする周期は 0.5msec以上にする必要がある。この周期が短い と、人間の目の残像特性により完全な黒表示状態となら ず、画像がぼやけたようになり、あたかも解像度が低下 したようになる。また、データ保持型の表示バネルの表 示状態となる。しかし、オンオフ周期を100mgec 以上になると、点滅状態に見える。したがって、EL素 40 子のオンオフ周期は0.5 μsec以上100msec 以下にすべきである。さらに好ましくは、オンオフ周期 を2msec以上30msec以下にすべきである。さ らに好ましくは、オンオフ周期を3msec以上20m sec以下にすべきである。

【0365】黒画面152の分割数は、1つにすると良 好な動画表示を実現できるが、画面のちらつきが見えや すくなる。したがって、黒挿入部を複数に分割すること が好ましい。しかし、分割数をあまりに多くすると動画 ボケが発生する。分割数は1以上8以下とすべきであ

٤.J

【0366】なお、黒画面の分割数は静止画と動画で変更できるように構成することが好ましい。分割数とは、N=4では、75%が黒画面であり、25%が画像表示である。このとき、75%の黒表示部を75%の黒帯状態で画面の上下方向に走査するのが分割数1である。25%の黒画面と25/3%の表示画面の3ブロックで走査するのが分割数3である。静止画は分割数を多くする。助画は分割数を少なくする。切り替えは入力画像に応じて自動的(動画検出など)に行っても良く、ユーザ 10ーが手動で行ってもよい。また、表示装置の映像などに入力コンセントに対応して切り替ええするように構成すればよい。

【0367】たとえば、携帯電話などにおいて、壁紙表示、入力画面では、分割数を10以上とする(極端には1Hごとにオンオフしてもよい)。NTSCの動画を表示するときは、分割数を1以上5以下とする。なお、分割数は3以上の多段階に切り替えできるように構成することが好ましい。たとえば、分割数なし、2、4、8などである。

【0368】また、全表示画面に対する黒画面の割合は、全画面の面積を1とした時、0.2以上0.9以下(Nで表示すれば1.2以上9以下)とすることが好ましい。また、特に0.25以上0.6以下(Nで表示すれば1.25以上6以下)とすることが好ましい。0.20以下であると動画表示での改善効果が低い。0.9以上であると、表示部分の輝度が高くなり、表示部分が上下に移動することが視覚的に認識されやすくなる。

【0369】また、1秒あたりのフレーム数は、10以上100以下(10Hz以上100Hz以下)が好ましい。さらには12以上65以下(12Hz以上65Hz以下)が好ましい。フレーム数が少ないと、画面のちらつきが目立つようになり、あまりにもフレーム数が多いと、ドライバー回路14などからの書き込みが苦しくなり解像度が劣化する。

【0370】いずれにせよ、本発明では、ゲート信号線17の制御により画像の明るさを変化させることができる。ただし、画像の明るさはソース信号線18に印加する電流(電圧)を変化させて行ってもよいことは言うまでもない。また、先に説明した(図33、図35などを用いて)ゲート信号線17の制御と、ソース信号線18に印加する電流(電圧)を変化させることを組み合わせて行ってもよいことは言うまでもない。

【0371】なお、以上の事項は、図38などの電流プログラムの画素構成、図43、図51、図54などの電圧プログラムの画素構成でも適用できることは言うまでもない。図38では、トランジスタ11dを、図43ではトランジスタ11dを、図51ではトランジスタ11eをオンオフ制御すればよい。このように、EL素子15に電流を流す配線をオンオフすることにより、本発明50

のN倍パルス駆動を容易に実現できる。

【0372】また、ゲート信号線17bの1F/Nの期間だけ、Vg1にする時刻は1F(1Fに限定するものではない。単位期間でよい。)の期間のうち、どの時刻でもよい。単位時間にうち、所定の期間だけEL素子15をオンさせることにより、所定の平均輝度を得るものだからである。ただし、電流プログラム期間(1H)後、すぐにゲート信号線17bをVg1にしてEL素子15を発光させる方がよい。図1のコンデンサ19の保持率特性の影響を受けにくくなるからである。

【0373】また、この画像の分割数も可変できるように構成することが好ましい。たとえば、ユーザーが明るさ調整スイッチを押すことにより、あるいは明るさ調整ボリウムを回すことにより、この変化を検出してKの値を変更する。表示する画像の内容、データにより手動で、あるいは自動的に変化させるように構成してもよい。

【0374】このようにKの値(画像表示部53の分割数)を変化させることも容易に実現できる。図6においてSTに印加するデータのタイミング(1FのいつにLレベルにするか)を調整あるいは可変できるように構成しておけばよいからである。

【0375】なお、図16などでは、ゲート信号線17 bをVg 1 にする期間(1F/N)を複数に分割(分割 数K) し、Vglにする期間は1F/(K/N)の期間 をK回実施するとしたがこれ限定するものではない。1 F/(K/N)の期間をL(L≠K)回実施してもよ い。つまり、本発明は、EL素子15に流す期間(時 間)を制御することにより画像50を表示するものであ る。したがって、1F/(K/N)の期間をL(L≠ K)回実施することは本発明の技術的思想に含まれる。 また、Lの値を変化させることにより、画像50の輝度 をデジタル的に変更することができる。たとえば、L= 2とL=3では50%の輝度(コントラスト)変化をな る。これらの制御も、本発明の他の実施例にも適用でき ることは言うまでもない(もちろん、以降に説明する本 発明にも適用できる)。これらも本発明のN倍パルス駆 動である。以上の実施例は、EL素子15と駆動用トラ ンジスタ11aとの間にスイッチング素子としてのトラ ンジスタ11 dを配置(形成)し、このトランジスタ1 1 dを制御することにより、画面50をオンオフ表示す るものであった。この駆動方法により、電流プログラム 方式の黒表示状態での電流書き込み不足をなくし、良好 な解像度あるいは黒表示を実現するものであった。つま り、電流プログラム方式では、良好な黒表示を実現する ことが重要である。次に説明する駆動方法は、駆動用ト ランジスタ11aをリセットし、良好な黒表示を実現す るものである。以下、図32を用いて、その実施例につ いて説明をする。

) 【0376】図32は基本的には図1の画素構成であ

る。図32の画素構成では、プログラムされたIw電流がEL素子15に流れ、EL素子15が発光する。つまり、駆動トランジスタ11aはプログラムされることにより、電流を流す能力を保持している。この電流を流す能力を利用してトランジスタ11aをリセット(オフ状態)にする方式が図32の駆動方式である。以降、この駆動方式をリセット駆動と呼ぶ。

75

【0377】図1の画素構成でリセット駆動を実現するためには、トランジスタ11bとトランジスタ11cを独立してオンオフ制御できるように構成する必要がある。つまり、図32で図示するようにトランジスタ11bをオンオフ制御するゲート信号線11a(ゲート信号線11c(ゲート信号線11c)とを独立して制御できるようにする。ゲート信号線11aとゲート信号線11cの制御は図11cの可以

【0378】ゲート信号線WRとゲート信号線ELの駆 動電圧は変化させるとよい。ゲート信号線WRの振幅値 (オン電圧とオフ電圧との差) は、ゲート信号線ELの 振幅値よりも小さくする。基本的にゲート信号線の振幅 値が大きいと、ゲート信号線と画素との突き抜け電圧が 大きくなり、黒浮きが発生する。ゲート信号線WRの振 幅は、ソース信号線18の電位が画素16に印加されな い(印加する(選択時))を制御すればよいのである。 ソース信号線18の電位変動は小さいから、ゲート信号 線WRの振幅値は小さくすることができる。一方、ゲー ト信号線ELはELのオンオフ制御を実施する必要があ る。したがって、振幅値は大きくなる。これに対応する ため、シフトレジスタ61aと61bとの出力電圧を変 30 化させる。画素がPチャンネルTFTで形成されている 場合は、シフトレジスタ61aと61bのVgh (オフ 電圧)を略同一にし、シフトレジスタ61aのVg1 (オン電圧)をシフトレジスタ61bのVg1(オン電 圧)よりも低くする。

【0379】以下、図33を参照しながら、リセット駆動方式について説明をする。図33はリセット駆動の原理説明図である。まず、図33(a)に図示するように、トランジスタ11dをオフ状態にし、トランジスタ11dをオン状態にし、トランジスタ11aのドレイン(D)端子とが一ト(G)端子はショート状態となり、Ib電流が流れる。一般的に、トランジスタ11aは1つ前のフィールド(フレーム)で電流プログラムされ、電流を流す能力がある。この状態でトランジスタ11aは1つ前のフィー能となり、トランジスタ11aのゲート(G)端子に流り、トランジスタ11aのゲート(G)端子に流り、トランジスタ11aのゲート(G)端子とドレイン(D)端子とが同一電位となり、トランジスタ11aはリセット(電流を流さない状態)になる。

【0380】このトランジスタ11aのリセット状態(電流を流さない状態)は、図51などで説明する電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、図33(a)の状態では、コンデンサ19の端子間には、オフセット電圧が保持されていることになる。このオフセット電圧はトランジスタ11aの特性に応じて異なる電圧値である。したがって、図33(a)の動作を実施することにより、各画素のコンデンサ19にはトランジスタ11aが電流を流さない(つまり、黒表示電流(ほどんど0に等しい)が保持されることになるのである。

76

【0381】なお、図33 (a) の動作の前に、トラン ジスタ11b、トランジスタ11cをオフ状態にし、ト ランジスタ11dをオン状態にし、駆動用トランジスタ 11aに電流を流すという動作を実施することが好まし い。この動作は、極力短時間にすることが好ましい。E L素子15に電流が流れてEL素子15が点灯し、表示 コントラストを低下させる恐れがあるからである。この 動作時間は、1H(1水平走査期間)の0.1%以上1 0%以下とすることが好ましい。さらに好ましくは0. 2%以上2%以下となるようにすることが好ましい。も しくは 0.2μ sec以上 5μ sec以下となるように することが好ましい。また、全画面の画素16に一括し て前述の動作(図33(a)の前に行う動作)を実施し てもよい。以上の動作を実施することにより、駆動用ト ランジスタ11aのドレイン(D) 端子電圧が低下し、 図33(a)の状態でスムーズなIb電流を流すことが できるようになる。なお、以上の事項は、本発明の他の リセット駆動方式にも適用される。

30 【0382】図33(a)の実施時間を長くするほど、 Ib電流が流れ、コンデンサ19の端子電圧が小さくなる傾向がある。したがって、図33(a)の実施時間は 固定値にする必要がある。実験および検討によれば、図33(a)の実施時間は、1H以上5H以下にすることが好ましい。なお、この期間は、R、G、Bの画素で異ならせることが好ましい。各色の画素でEL材料が異なり、このEL材料の立ち上がり電圧などに差異があるためである。RGBの各画素で、EL材料に適応して、もっとも最適な期間を設定する。なお、実施例において、 Cの期間は1H以上5H以下にするとしたが、黒挿入(黒画面を書き込む)を主とする駆動方式では、5H以

上であってもよいことは言うまでもない。なお、この期間が長いほど、画素の黒表示状態は良好となる。 【0383】図33(a)を実施後、1H以上5H以下

の期間おいて、図33(b)の状態にする。図33(b)はトランジスタ11c、トランジスタ11bをオンさせ、トランジスタ11dをオフさせた状態である。図33(b)の状態は、以前にも説明したが、電流プログラムを行っている状態である。つまり、ソースドライが回路14からプログラム電流Iwを出力(あるいは吸

収)し、このプログラム電流Iwを駆動用トランジスタ 11aに流す。このプログラム電流 Iwが流れるよう に、駆動用トランジスタ11aのゲート(G)端子の電 位を設定するのである(設定電位はコンデンサ19に保 持される)。

77

【0384】もし、プログラム電流 I wが0(A)であ れば、トランジスタ11aは電流を図33(a)の電流 を流さない状態が保持されたままとなるから、良好な黒 表示を実現できる。また、図33(b)で白表示の電流 プログラムを行う場合であっても、各画素の駆動用トラ 10 ンジスタの特性バラツキが発生していても、完全に黒表 示状態のオフセット電圧から電流プログラムを行う。し たがって、目標の電流値にプログラムされる時間が階調 に応じて等しくなる。そのため、トランジスタ11aの 特性バラツキによる階調誤差がなく、良好な画像表示を 実現できる。

【0385】図33(b)の電流プログラミング後、図 33(c)に図示するように、トランジスタ11b、ト ランジスタ11cとオフし、トランジスタ11dをオン させて、駆動用トランジスタ11aからのプログラム電 20 流 I w (= I e) をEL素子15に流し、EL素子15 を発光させる。図33(c)に関しても、図1などで以 前に説明をしたので詳細は省略する。

【0386】つまり、図33で説明した駆動方式(リセ ット駆動)は、駆動用トランジスタ11aとEL素子1 5間を切断(電流が流れない状態)し、かつ、駆動用ト ランジスタのドレイン (D) 端子とゲート (G) 端子 (もしくはソース(S)端子とゲート(G)端子、さら に一般的に表現すれば駆動用トランジスタのゲート

(G) 端子を含む2端子) 間をショートする第1の動作 30 と、前記動作の後、駆動用トランジスタに電流(電圧) プログラムを行う第2の動作とを実施するものである。 そして、少なくとも第2の動作は第1の動作後に行うも のである。なお、リセット駆動を実施するためには、図 32の構成のように、トランジスタ11bとトランジス タ11cとを独立に制御できるように、構成しておかね ばならない。

【0387】画像表示状態は(もし、瞬時的な変化が観 察できるのであれば)、まず、電流プログラムを行われ る画素行は、リセット状態 (黒表示状態) になり、1 H 40 後に電流プログラムが行われる(この時も黒表示状態で ある。トランジスタ11 d がオフだからである。)。次 に、EL素子15に電流が供給され、画素行は所定輝度 (プログラムされた電流)で発光する。つまり、画面の 上から下方向に、黒表示の画素行が移動し、この画素行 が通りすぎた位置で画像が書き換わっていくように見え るはずである。なお、リセット後、1H後に電流プログ ラムを行うとしたがこの期間は、5H程度以内としても よい。図33(a)のリセットが完全に行われるのに比 較的長時間を必要とするからである。もし、この期間を 50 を制御する。ゲート信号線17aにオンオフ電圧を印加

5 Hとすれば、5 画素行が黒表示(電流プログラムの画 素行もいれると6画素行)となるはずである。

78

【0388】また、リセット状態は1画素行ずつ行うと とに限定するものではなく、複数画素行ずつ同時にリセ ット状態にしてもよい。また、複数画素行ずつ同時にリ セット状態にし、かつオーバーラップしながら走査して もよい。たとえば、4画素行を同時にリセットするので あれば、第1の水平走査期間(1単位)に、画素行

(1)(2)(3)(4)をリセット状態にし、次の第 2の水平走査期間に、画素行(3)(4)(5)(6) をリセット状態にし、さらに次の第3の水平走査期間 に、画素行(5)(6)(7)(8)をリセット状態に する。また、次の第4の水平走査期間に、画素行(7) (8) (9) (10) をリセット状態にするという駆動 状態が例示される。なお、当然、図33(b)、図33 (c)の駆動状態も図33(a)の駆動状態と同期して 実施される。

【0389】また、1画面の画素すべてを同時にあるい は走査状態でリセット状態にしてから、図33(b)

(c)の駆動を実施してもよいことはいうまでもない。 また、インターレース駆動状態(1画素行あるいは複数 画素行の飛び越し走査)で、リセット状態(1画素行あ るいは複数画素行飛び越し) にしてもよいことは言うま でもない。また、ランダムのリセット状態を実施しても よい。また、本発明のリセット駆動の説明は、画素行を 操作する方式である(つまり、画面の上下方向の制御す る)。しかし、リセット駆動の概念は、制御方向が画素 行に限定されるものではない。たとえば、画素列方向に リセット駆動を実施してもよいことは言うまでのない。 【0390】なお、図33のリセット駆動は、本発明の N倍パルス駆動などと組み合わせること、インターレー ス駆動と組み合わせることによりさらに良好な画像表示 を実現できる。特に図22の構成は、間欠N/K倍バル ス駆動(1画面に点灯領域を複数設ける駆動方法であ る。この駆動方法は、ゲート信号線17bを制御し、ト ランジスタ11 dをオンオフ動作させることにより容易 に実現できる。このことは以前に説明をした。)を容易 に実現できるので、フリッカの発生もなく、良好な画像 表示を実現できる。これは、図22あるいはその変形構 成のすぐれた特徴である。また、他の駆動方法、たとえ ば、以降の説明する逆バイアス駆動方式、プリチャージ 駆動方式、突き抜け電圧駆動方式などと組み合わせるこ とによりさらに優れた画像表示を実現できることは言う までもない。以上のように、本発明と同様にリセット駆 動も本明細書の他の実施例と組み合わせて実施すること ができることは言うまでもない。

【0391】図34はリセット駆動を実現する表示装置 の構成図である。ゲートドライバ回路12aは、図32 におけるゲート信号線17aおよびゲート信号線17b

することによりトランジスタ11bがオンオフ制御され る。また、ゲート信号線17bにオンオフ電圧を印加す ることによりトランジスタ11dがオンオフ制御され る。ゲートドライバ回路12bは、図32におけるゲー ト信号線17cを制御する。ゲート信号線17cにオン オフ電圧を印加することによりトランジスタ11cがオ ンオフ制御される。

79

【0392】したがって、ゲート信号線17aはゲート ドライバ回路12aで操作し、ゲート信号線17cはゲ ートドライバ回路12bで操作する。そのため、トラン 10 ジスタ11bをオンさせて駆動用トランジスタ11aを リセットするタイミングと、トランジスタ111cをオ ンさせて駆動用トランジスタ11aに電流プログラムを 行うタイミングとを自由に設定できる。他の構成など は、以前に説明したものと同一または類似するため説明 を省略する。

【0393】図35はリセット駆動のタイミングチャー トである。ゲート信号線17aにオン電圧を印加し、ト ランジスタ11bをオンさせ、駆動用トランジスタ11 aをリセットしている時には、ゲート信号線17bには 20 オフ電圧を印加し、トランジスタ11 dをオフ状態にし ている。したがって、図32(a)の状態となってい る。この期間にIb電流が流れる。

【0394】図35のタイミングチャートでは、リセッ ト時間は2日(ゲート信号線17aにオン電圧が印加さ れ、トランジスタ11bがオンする)としているが、と れに限定するものではない。2 H以上でもよい。また、 リセットが極めて高速に行える場合は、リセット時間は 1 日未満であってもよい。また、リセット期間を何日期 間にするかはゲートドライバ回路12に入力するDAT 30 A(ST)パルス期間で容易に変更できる。たとえば、 ST端子に入力するDATAを2H期間の間Hレベルと すれば、各ゲート信号線17aから出力されるリセット 期間は2H期間となる。同様に、ST端子に入力するD ATAを5H期間の間Hレベルとすれば、各ゲート信号 線17aから出力されるリセット期間は5H期間とな る。

【0395】1H期間のリセット後、画素行(1)のゲ ート信号線17c(1)に、オン電圧が印加される。ト ランジスタ11cがオンすることにより、ソース信号線 40 18に印加されたプログラム電流 [wがトランジスタ1] 1 cを介して駆動用トランジスタ11aに書き込まれ

【0396】電流プログラム後、画素(1)のゲート信 号線17cにオフ電圧が印加され、トランジスタ11c がオフし、画素がソース信号線と切り離される。同時 に、ゲート信号線17aにもオフ電圧が印加され、駆動 用トランジスタ11aのリセット状態が解消される(な お、この期間は、リセット状態と表現するよりも、電流

ート信号線17bにはオン電圧が印加され、トランジス タ11dがオンして、駆動用トランジスタ11aにプロ グラムされた電流がEL素子15に流れる。なお、画素 行(2)以降についても、画素行(1)と同様であり、 また、図35からその動作は明らかであるから説明を省 略する。

80

【0397】図35において、リセット期間は1H期間 であった。図36はリセット期間を5Hとした実施例で ある。リセット期間を何H期間にするかはゲートドライ バ回路12に入力するDATA(ST)パルス期間で容 易に変更できる。図36ではゲートドライバ回路12a のST1端子に入力するDATAを5H期間の間Hレベ ルし、各ゲート信号線17aから出力されるリセット期 間を5H期間とした実施例である。リセット期間は、長 いほど、リセットが完全に行われ、良好な黒表示を実現 できる。しかし、リセット期間の割合分は表示輝度が低 下することになる。

【0398】図36はリセット期間を5Hとした実施例 であった。また、このリセット状態は連続状態であっ た。しかし、リセット状態は連続して行うことに限定さ れるものではない。たとえば、各ゲート信号線17aか ら出力される信号を1Hごとにオンオフ動作させてもよ い。このようにオンオフ動作させるのは、シフトレジス タの出力段に形成されたイネーブル回路(図示せず)を 操作することにより容易に実現できる。また、ゲートド ライバ回路12に入力するDATA(ST)パルスを制 御することで容易に実現できる。

【0399】図34の回路構成では、ゲートドライバ回 路12aは少なくとも2つのシフトレジスタ回路(1つ はゲート信号線17a制御用、他の1つはゲート信号線 17b制御用)が必要であった。そのため、ゲートドラ イバ回路12aの回路規模が大きくなるという課題があ った。図37はゲートドライバ回路12aのシフトレジ スタを1つにした実施例である。図37の回路を動作さ せた出力信号のタイミングチャートは図35のごとくな る。なお、図35と図37とはゲートドライバ回路12 a、12bから出力されているゲート信号線17の記号 が異なっているので注意が必要である。

【0400】図37のOR回路371が付加されている ことから明らかであるが、各ゲート信号線 1 7 a の出力 は、シフトレジスタ回路61aの前段出力とのORをと って出力される。つまり、2 H期間、ゲート信号線17 aからはオン電圧が出力される。一方、ゲート信号線1 7 c はシフトレジスタ回路 6 1 a の出力がそのまま出力 される。したがって、1H期間の間、オン電圧が印加さ れる。

【0401】たとえば、シフトレジスタ回路61aの2 番目にHレベル信号が出力されている時、画素16

(1)のゲート信号線17cにオン電圧が出力され、画 プログラム状態と表現する方が適切である)。また、ゲ 50 素16(1)が電流(電圧)プログラムの状態である。

同時に、画素16(2)のゲート信号線17aにもオン電圧が出力され、画素16(2)のトランジスタ11bがオン状態となり、画素16(2)の駆動用トランジスタ11aがリセットされる。

【0402】同様に、シフトレジスタ回路61aの3番目にHレベル信号が出力されている時、画素16(2)のゲート信号線17cにオン電圧が出力され、画素16(2)が電流(電圧)プログラムの状態である。同時に、画素16(3のゲート信号線17aにもオン電圧が出力され、画素16(3)トランジスタ11bがオン状 10態となり、画素16(3)駆動用トランジスタ11aがリセットされる。つまり、2H期間、ゲート信号線17aからはオン電圧が出力され、ゲート信号線17cに1H期間、オン電圧が出力される。

【0403】プログラム状態の時は、トランジスタ11 bとトランジスタ11 cが同時にオン状態となる(図33(b))ら、非プログラム状態(図33(c))に移行する際、トランジスタ11 cがトランジスタ11 bよりも先にオフ状態となると、図33(b)のリセット状態となってしまう。これと防止するためには、トランジ 20スタ11 cがトランジスタ11 bよりもあとからオフ状態にする必要がある。そのためには、ゲート信号線17 aがゲート信号線17 cよりも先にオン電圧が印加されるように制御する必要がある。

【0404】以上の実施例は、図32(基本的には図 1)の画素構成に関する実施例であった。しかし、本発 明はこれに限定されるものではない。たとえば、図38 に示すようなカレントミラーの画素構成であっても実施 することができる。なお、図38ではトランジスタ11 eをオンオフ制御することにより、図13、図15など で図示するN倍パルス駆動を実現できる。図39は図3 8のカレントミラーの画素構成での実施例の説明図であ る。以下、図39を参照しながら、カレントミラーの画 素構成におけるリセット駆動方式について説明をする。 【0405】図39(a)に図示するように、トランジ スタ11c、トランジスタ11eをオフ状態にし、トラ ンジスタ11dをオン状態にする。すると、電流プログ ラム用トランジスタ11bのドレイン(D)端子とゲー ト(G)端子はショート状態となり、図に示すようにI b電流が流れる。一般的に、トランジスタ11bは1つ 40 前のフィールド (フレーム) で電流プログラムされ、電 流を流す能力がある (ゲート電位はコンデンサ19に1 F期間保持され、画像表示をおこなっているから当然で ある。ただし、完全な黒表示を行っている場合、電流は 流れない)。この状態でトランジスタ11eがオフ状態 とし、トランジスタ11dがオン状態にすれば、駆動電 流Ibがトランジスタ11aのゲート(G)端子の方向 に流れる(ゲート(G)端子とドレイン(D)端子がシ ョートされる)。そのため、トランジスタ11aのゲー ト(G)端子とドレイン(D)端子とが同一電位とな

82

り、トランジスタ11aはリセット(電流を流さない状態)になる。また、駆動用トランジスタ11bのゲート (G)端子は電流プログラム用トランジスタ11aのゲート(G)端子と共通であるから、駆動用トランジスタ11bもリセット状態となる。

【0406】このトランジスタ11a、トランジスタ11bのリセット状態(電流を流さない状態)は、図51などで説明する電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、図39(a)の状態では、コンデンサ19の端子間には、オフセット電圧(電流が流れ始める開始電圧。この電圧の絶対値以上の電圧を印加することにより、トランジスタ11に電流が流れる)が保持されていることになる。このオフセット電圧はトランジスタ11a、トランジスタ11bの特性に応じて異なる電圧値である。したがって、図39(a)の動作を実施することにより、各画素のコンデンサ19にはトランジスタ11a、トランジスタ11bが電流を流さない(つまり、黒表示電流(ほどんどりに等しい))状態が保持されることになるのである(電流が流れ始める開始電圧にリセットされた)。

【0407】なお、図39(a)においても図33(a)と同様に、リセットの実施時間を長くするほど、Ib電流が流れ、コンデンサ19の端子電圧が小さくなる傾向がある。したがって、図39(a)の実施時間は固定値にする必要がある。実験および検討によれば、図39(a)の実施時間は、1H以上10H(10水平走査期間)以下とすることが好ましい。さらには1H以上5H以下にすることが好ましい。あるいは、20μsec以上2msec以下とすることが好ましい。このことは図33の駆動方式でも同様である。

【0408】図33(a)も同様であるが、図39 (a)のリセット状態と、図39(b)の電流プログラ ム状態とを同期をとって行う場合は、図39(a)のリ セット状態から、図39(b)の電流プログラム状態ま での期間が固定値(一定値)となるから問題はない(固 定値にされている)。つまり、図33(a)あるいは図 39(a)のリセット状態から、図33(b)あるいは 図39(b)の電流プログラム状態までの期間が、1H 以上10H(10水平走査期間)以下とすることが好ま しい。さらには1H以上5H以下にすることが好ましい のである。あるいは、20 μsec以上2 msec以下 とすることが好ましいのである。この期間が短いと駆動 用トランジスタ11が完全にリセットされない。また、 あまりにも長いと駆動用トランジスタ11が完全にオフ 状態となり、今度は電流をプログラムするのに長時間を 要するようになる。また、画面50の輝度も低下する。 【0409】図39(a)を実施後、図39(b)の状 態にする。図39(b)はトランジスタ11c、トラン ジスタ11dをオンさせ、トランジスタ11eをオフさ 50 せた状態である。図39(b)の状態は、電流プログラ

ムを行っている状態である。つまり、ソースドライバ回 路14からプログラム電流 [wを出力(あるいは吸収) し、このプログラム電流 I wを電流プログラム用トラン ジスタ11aに流す。このプログラム電流 I wが流れる ように、駆動用トランジスタ11bのゲート(G)端子 の電位をコンデンサ19に設定するのである。

【0410】もし、プログラム電流Iwが0(A)(黒 表示)であれば、トランジスタ11bは電流を図33 (a) の電流を流さない状態が保持されたままとなるか ら、良好な黒表示を実現できる。また、図39(b)で 10 白表示の電流プログラムを行う場合は、各画素の駆動用 トランジスタの特性バラツキが発生していても、完全に 黒表示状態のオフセット電圧 (各駆動用トランジスタの 特性に応じて設定された電流が流れる開始電圧)から電 流プログラムを行う。したがって、目標の電流値にプロ グラムされる時間が階調に応じて等しくなる。そのた め、トランジスタ11aあるいはトランジスタ11bの 特性バラツキによる階調誤差がなく、良好な画像表示を 実現できる。

【0411】図39(b)の電流プログラミング後、図 20 39(c)に図示するように、トランジスタ11c、ト ランジスタ11dとオフし、トランジスタ11eをオン させて、駆動用トランジスタ11bからのプログラム電 流 Iw (= Ie) をEL素子15に流し、EL素子15 を発光させる。図39(c)に関しても、以前に説明を したので詳細は省略する。

【0412】図33、図39で説明した駆動方式(リセ ット駆動)は、駆動用トランジスタ11aあるいはトラ ンジスタ11bとEL素子15間を切断(電流が流れな い状態。トランジスタ11eあるいはトランジスタ11 dで行う)し、かつ、駆動用トランジスタのドレイン (D) 端子とゲート(G) 端子(もしくはソース(S) 端子とゲート(G)端子、さらに一般的に表現すれば駆 動用トランジスタのゲート(G)端子を含む2端子)間 をショートする第1の動作と、前記動作の後、駆動用ト ランジスタに電流(電圧)プログラムを行う第2の動作 とを実施するものである。そして、少なくとも第2の動 作は第1の動作後に行うものである。なお、第1の動作 における駆動用トランジスタ11aあるいはトランジス タ11bとEL素子15間を切断するという動作は、必 ずしも必須の条件ではない。もし、第1の動作における 駆動用トランジスタ11aあるいはトランジスタ11b とEL素子15間を切断せずに、駆動用トランジスタの ドレイン (D) 端子とゲート (G) 端子間をショートす る第1の動作を行っても多少のリセット状態のバラツキ が発生する程度で済む場合があるからである。これは、 作製したアレイのトランジスタ特性を検討して決定す

【0413】図39のカレントミラーの画素構成は、電 流プログラムトランジスタ11aをリセットすることに 50 タ11eをオフさせて、トランジスタ11aに電流を流

より、結果として駆動用トランジスタ11bをリセット する駆動方法であった。

【0414】図39のカレントミラーの画素構成では、 リセット状態では、必ずしも駆動用トランジスタ11b とEL素子15間を切断する必要はない。したがって、 電流プログラム用トランジスタ a のドレイン (D) 端子 とゲート(G)端子(もしくはソース(S)端子とゲー ト(G)端子、さらに一般的に表現すれば電流プログラ ム用トランジスタのゲート(G)端子を含む2端子、あ るいは駆動用トランジスタのゲート(G)端子を含む2 端子) 間をショートする第1の動作と、前記動作の後、 電流プログラム用トランジスタに電流(電圧)プログラ ムを行う第2の動作とを実施するものである。そして、 少なくとも第2の動作は第1の動作後に行うものであ

【0415】画像表示状態は(もし、瞬時的な変化が観 察できるのであれば)、まず、電流プログラムを行われ る画素行は、リセット状態(黒表示状態)になり、所定 H後に電流プログラムが行われる。画面の上から下方向 に、黒表示の画素行が移動し、この画素行が通りすぎた 位置で画像が書き換わっていくように見えるはずであ

【0416】以上の実施例は、電流プログラムの画素構 成を中心として説明をしたが、本発明のリセット駆動は 電圧プログラムの画素構成にも適用することができる。 図43は電圧プログラムの画素構成におけるリセット駆 動を実施するための本発明の画素構成 (バネル構成) の 説明図である。

【0417】図43の画素構成では、駆動用トランジス タ11aをリセット動作させるためのトランジスタ11 eが形成されている。ゲート信号線17eにオン電圧が 印加されることにより、トランジスタ11eがオンし、 駆動用トランジスタ11aのゲート(G)端子とドレイ ン(D) 端子間をショートさせる。また、EL素子15 と駆動用トランジスタ11aとの電流経路を切断するト ランジスタ11dが形成されている。以下、図44を参 照しながら、電圧プログラムの画素構成における本発明 のリセット駆動方式について説明をする。

【0418】図44(a)に図示するように、トランジ スタ11b、トランジスタ11dをオフ状態にし、トラ ンジスタ11eをオン状態にする。駆動用トランジスタ 11aのドレイン(D) 端子とゲート(G) 端子はショ ート状態となり、図に示すように Ib電流が流れる。そ のため、トランジスタ11aのゲート(G)端子とドレ イン(D)端子とが同一電位となり、駆動用トランジス タ11aはリセット(電流を流さない状態)になる。な お、トランジスタ11aをリセットする前に、図33あ るいは図39で説明したように、HD同期信号に同期し て、最初にトランジスタ11dをオンさせ、トランジス しておく。その後、図44(a)の動作を実施する。【0419】とのトランジスタ11a、トランジスタ11bのリセット状態(電流を流さない状態)は、図41などで説明した電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、図44(a)の状態では、コンデンサ19の端子間には、オフセット電圧(リセット電圧)が保持されていることになる。このリセット電圧は駆動用トランジスタ11aの特性に応じて異なる電圧値である。つまり、図44(a)の動作を実施することにより、各画素のコンデンサ19には駆動用トランジスタ11aが電流を流さない(つまり、黒表示電流(ほどんど0に等しい))状態が保持されることになるのである(電流が流れ始める開始電圧にリセットされた)。

【0420】なお、電圧プログラムの画素構成において も、電流プログラムの画素構成と同様に、図44 (a) のリセットの実施時間を長くするほど、Ib電流が流 れ、コンデンサ19の端子電圧が小さくなる傾向があ る。したがって、図44(a)の実施時間は固定値にす る必要がある。実施時間は、0.2 H以上5 H(5水平 20 走査期間)以下とすることが好ましい。さらには0.5 H以上4 H以下にすることが好ましい。あるいは、2 u sec以上400μsec以下とすることが好ましい。 【0421】また、ゲート信号線17eは前段の画素行 のゲート信号線17aと共通にしておくことが好まし い。つまり、ゲート信号線17eと前段の画素行のゲー ト信号線17aとをショート状態で形成する。この構成 を前段ゲート制御方式と呼ぶ。なお、前段ゲート制御方 式とは、着目画素行より少なくとも1H前以上に選択さ れる画素行のゲート信号線波形を用いるものである。し たがって、1画素行前に限定されるものではない。たと えば、2 画素行前のゲート信号線の信号波形を用いて着 目画素の駆動用トランジスタ11aのリセットを実施し てもよい。

【0422】前段ゲート制御方式をさらに具体的に記載 すれば以下のようになる。着目する画素行が(N)画素 行とし、そのゲート信号線がゲート信号線17e (N)、ゲート信号線17a(N)とする。1H前に選 択される前段の画素行は、画素行が(N-1)画素行と し、そのゲート信号線がゲート信号線17e(N-1)、ゲート信号線17a(N-1)とする。また、着 目画素行の次の1H後に選択される画素行が(N+1) 画素行とし、そのゲート信号線がゲート信号線17e (N+1)、ゲート信号線17a(N+1)とする。 【0423】第(N-1) H期間では、第(N-1) 画 素行のゲート信号線17a(N-1)にオン電圧が印加 されると、第(N) 画素行のゲート信号線 1 7 e (N) にもオン電圧が印加される。ゲート信号線17e(N) と前段の画素行のゲート信号線17a(N-1)とがシ ョート状態で形成されているからである。したがって、

第(N-1)画素行の画素のトランジスタ11b(N-1)がオンし、ソース信号線18の電圧が駆動用トランジスタ11a(N-1)のゲート(G)端子に書き込まれる。同時に、第(N)画素行の画素のトランジスタ11e(N)がオンし、駆動用トランジスタ11a(N)のゲート(G)端子とドレイン(D)端子間がショートされ、駆動用トランジスタ11a(N)がリセットされ

【 0 4 2 4 】第 (N - 1) H期間の次の第 (N) 期間で

86

は、第(N)画素行のゲート信号線17a(N)にオン電圧が印加されると、第(N+1)画素行のゲート信号線17e(N+1)にもオン電圧が印加される。したがって、第(N)画素行の画素のトランジスタ11b(N)がオンし、ソース信号線18に印加されている電圧が駆動用トランジスタ11a(N)のゲート(G)端子に書き込まれる。同時に、第(N+1)画素行の画素のトランジスタ11e(N+1)がオンし、駆動用トランジスタ11a(N+1)のゲート(G)端子とドレイン(D)端子間がショートされ、駆動用トランジスタ1

1a(N+1)がリセットされる。

【0425】以下同様に、第(N) H期間の次の第(N+1)期間では、第(N+1) 画素行のゲート信号線1 7 a (N+1) にオン電圧が印加されると、第(N+2) 画素行のゲート信号線1 7 e (N+2) にもオン電圧が印加される。したがって、第(N+1) 画素行の画素のトランジスタ1 1 b (N+1) がオンし、ソース信号線1 8 に印加されている電圧が駆動用トランジスタ1 1 a (N+1) のゲート(G) 端子に書き込まれる。同時に、第(N+2) 画素行の画素のトランジスタ1 1 e (N+2) がオンし、駆動用トランジスタ1 1 a (N+2) がオンし、駆動用トランジスタ1 1 a (N+2) がリセットされ、駆動用トランジスタ1 1 a (N+2) がリセットされる。

【0426】以上の本発明の前段ゲート制御方式では、 1日期間、駆動用トランジスタ11aはリセットされ、 その後、電圧(電流)プログラムが実施される。

【0427】図33(a)も同様であるが、図44(a)のリセット状態と、図44(b)の電圧プログラム状態とを同期をとって行う場合は、図44(a)のリセット状態から、図44(b)の電流プログラム状態までの期間が固定値(一定値)となるから問題はない(固定値にされている)。この期間が短いと駆動用トランジスタ11が完全にリセットされない。また、あまりにも長いと駆動用トランジスタ11 aが完全にオフ状態となり、今度は電流をプログラムするのに長時間を要するようになる。また、画面12の輝度も低下する。

【0428】図44(a)を実施後、図44(b)の状態にする。図44(b)はトランジスタ11bをオンさせ、トランジスタ11e、トランジスタ11dをオフさ 50 せた状態である。図44(b)の状態は、電圧プログラ

ムを行っている状態である。つまり、ソースドライバ回路14からプログラム電圧を出力し、このプログラム電圧を駆動用トランジスタ11aのゲート(G)端子に書き込む(駆動用トランジスタ11aのゲート(G)端子の電位をコンデンサ19に設定する)。なお、電圧プログラム方式の場合は、電圧プログラム時にトランジスタ11dを必ずしもオフさせる必要はない。また、図13、図15などのN倍パルス駆動などと組み合わせること、あるいは以上のような、間欠N/K倍パルス駆動(1画面に点灯領域を複数設ける駆動方法である。この10駆動方法は、トランジスタ11eをオンオフ動作させることにより容易に実現できる)を実施する必要がなければ、トランジスタ11eが必要でない。このことは以前に説明をしたので、説明を省略する。

【0429】図43の構成あるいは図44の駆動方法で白表示の電圧プログラムを行う場合は、各画素の駆動用トランジスタの特性バラツキが発生していても、完全に黒表示状態のオフセット電圧(各駆動用トランジスタの特性に応じて設定された電流が流れる開始電圧)から電圧プログラムを行う。したがって、目標の電流値にプロ 20グラムされる時間が階調に応じて等しくなる。そのため、トランジスタ11aの特性バラツキによる階調誤差がなく、良好な画像表示を実現できる。

【0430】図44(b)の電流プログラミング後、図44(c)に図示するように、トランジスタ11bをオフし、トランジスタ11dをオンさせて、駆動用トランジスタ11aからのプログラム電流をEL素子15に流し、EL素子15を発光させる。

【0431】以上のように、図43の電圧プログラムにおける本発明のリセット駆動は、まず、HD同期信号に30同期して、最初にトランジスタ11dをオンさせ、トランジスタ11eをオフさせて、トランジスタ11aとEL素子15間を切断し、かつ、駆動用トランジスタ11aのドレイン(D)端子とゲート(G)端子(もしくはソース(S)端子とゲート(G)端子、さらに一般的に表現すれば駆動用トランジスタのゲート(G)端子を含む2端子)間をショートする第2の動作と、前記動作の後、駆動用トランジスタ11aに電圧プログラムを行う第3の動作とを実施するものである。40

【0432】以上の実施例では、駆動トランジスタ素子 11a(図1の画素構成の場合)からEL素子15に流す電流を制御するのに、トランジスタ11dをオンオフさせて行う。トランジスタ11dをオンオフさせるためには、ゲート信号線17bを走査する必要があり、走査のためには、シフトレジスタ61(ゲート回路12)が必要となる。しかし、シフトレジスタ61は規模が大きく、ゲート信号線17bの制御にシフトレジスタ61を用いたのでは狭額縁化できない。図40で説明する方式は、この課題を解決するものである。なお、本発明は、

主として図1などに図示する電流プログラムの画素構成 を例示して説明をするが、これに限定するものではな く、図38などで説明した他の電流プルグラム構成(カ レントミラーの画素構成)であっても適用できることは いうまでもない。また、ブロックでオンオフする技術的 概念は、図41などの電圧プログラムの画素構成であっ ても適用できることは言うまでもない。また、本発明 は、EL素子15に流れる電流を間欠にする方式である から、図50などで説明する逆バイアス電圧を印加する 方式とも組み合わせることができることは言うまでもな い。以上のように、本発明は他の実施例と組み合わせて 実施することができる。図40はブロック駆動方式の実 施例である。まず、説明を容易にするため、ゲートドラ イバ回路12は基板71に直接形成したか、もしくはシ リコンチップのゲートドライバIC12を基板71に積 載したとして説明をする。また、ソースドライバ14お よびソース信号線18は図面が煩雑になるため省略す る。図40において、ゲート信号線17aはゲートドラ イバ回路12と接続されている。一方、各画素のゲート 信号線17bは点灯制御線401と接続されている。図 40では4本のゲート信号線17bが1つの点灯制御線 401と接続されている。なお、4本のゲート信号線1 7 b でブロックするというのはこれに限定するものでは なく、それ以上であってもよいことは言うまでもない。 一般的に表示領域50は少なくとも5以上に分割すると とが好ましい。さらに好ましくは、10以上に分割する ことが好ましい。さらには、20以上に分割することが 好ましい。分割数が少ないと、フリッカが見えやすい。 あまりにも分割数が多いと、点灯制御線401の本数が 多くなり、制御線401のレイアウトが困難になる。し たがって、QCIF表示パネルの場合は、垂直走査線の 本数が220本であるから、少なくとも、220/5= 44本以上でブロック化する必要があり、好ましくは、 220/10=11以上でブロック化する必要がある。 ただし、奇数行と偶数行で2つのブロック化を行った場 合は、低フレームレートでも比較的フリッカの発生が少 ないため、2つのブロック化で十分の場合がある。図4 0の実施例では、点灯制御線401a、401b、40 1 c、401d……401nと順次、オン電圧(Vg 1)を印加するか、もしくはオフ電圧(Vgh)を印加 し、ブロックごとにEL素子15に流れる電流をオンオ フさせる。なお、図40の実施例では、ゲート信号線1 7 b と点灯制御線401とがクロスすることがない。し たがって、ゲート信号線17bと点灯制御線401との ショート欠陥は発生しない。また、ゲート信号線17b と点灯制御線401とが容量結合することがないため、 点灯制御線401からゲート信号線17b側を見た時の 容量付加が極めて小さい。したがって、点灯制御線40 1を駆動しやすい。ゲートドライバ12にはゲート信号 50 線17aが接続されている。ゲート信号線17aにオン

電圧を印加することにより、画素行が選択され、選択さ れた各画素のトランジスタ11b、11cはオンして、 ソース信号線18に印加された電流(電圧)を各画素の コンデンサ19にプログラムする。一方、ゲート信号線 17bは各画素のトランジスタ11dのゲート(G)端 子と接続されている。したがって、点灯制御線401に オン電圧(Vgl)が印加されたとき、駆動トランジス タ11aとEL素子15との電流経路を形成し、逆にオ フ電圧(Vgh)が印加された時は、EL素子15のア ノード端子をオープンにする。なお、点灯制御線401 に印加するオンオフ電圧の制御タイミングと、ゲートド ライバ回路 1 2 がゲート信号線 1 7 a に出力する画素行 選択電圧(Vg1)のタイミングは1水平走査クロック (1H) に同期していることが好ましい。しかし、これ に限定するものではない。点灯制御線401に印加する 信号は単に、EL素子15への電流をオンオフさせるだ けである。また、ソースドライバ14が出力する画像デ ータと同期がとれている必要もない。点灯制御線401 に印加する信号は、各画素16のコンデンサ19にプロ グラムされた電流を制御するものだからである。したが って、必ずしも、画素行の選択信号と同期がとれている 必要はない。また、同期する場合であってもクロックは 1 H信号に限定されるものではなく、1/2 Hでも、1 /4 Hであってもよい。図38に図示したカレントミラ 一の画素構成の場合であっても、ゲート信号線17bを 点灯制御線401に接続することにより、トランジスタ 11eをオンオフ制御できる。したがって、ブロック駆 動を実現できる。なお、図32において、ゲート信号線 17aを点灯制御線401に接続し、リセットを実施す れば、プロック駆動を実現できる。つまり、本発明のブ ロック駆動とは、1つの制御線で、複数の画素行を同時 に非点灯(あるいは黒表示)とする駆動方法である。

【0433】以上の実施例は、1 画素行ごとに1 本の選択画素行を配置(形成)する構成であった。本発明は、これに限定するものではなく、複数の画素行で1 本の選択ゲート信号線を配置(形成)してもよい。

【0434】図41はその実施例である。なお、説明を容易にするため、画素構成は図1の場合を主として例示して説明をする。図41では画素行の選択ゲート信号線17aは3つの画素(16R、16G、16B)を同時40に選択する。Rの記号とは赤色の画素関連を意味し、Gの記号とは緑色の画素関連を意味し、Bの記号とは青色の画素関連を意味するものとする。

【0435】したがって、ゲート信号線17aの選択により、画素16R、画素16Gおよび画素16Bが同時に選択されデータ書き込み状態となる。画素16Rはソース信号線18Rからデータをコンデンサ19Rに書き込み、画素16Gはソース信号線18Gからデータをコンデンサ19Gに書き込む。画素16Bはソース信号線18Bからデータをコンデンサ19Bに書き込む。

【0436】画素16Rのトランジスタ11dはゲート信号線17bRに接続されている。また、画素16Gのトランジスタ11dはゲート信号線17bGに接続され、画素16Bのトランジスタ11dはゲート信号線17bBに接続されている。したがって、画素16RのEL素子15R、画素16GのEL素子15G、画素16BのEL素子15Bは別個にオンオフ制御することができる。つまり、EL素子15R、EL素子15G、EL素子15Bはそれぞれのゲート信号線17bR、17bG、17bBを制御することにより、点灯時間、点灯周期を個別に制御可能である。

【0437】この動作を実現するためには、図6の構成 において、ゲート信号線17aを走査するシフトレジス タ回路61と、ゲート信号線17bRを走査するシフト レジスタ回路61と、ゲート信号線17bGを走査する シフトレジスタ回路61と、ゲート信号線17bBを走 査するシフトレジスタ回路61の4つを形成(配置)す ることが適切である。なお、ソース信号線18に所定電 流のN倍の電流を流し、EL素子15に所定電流のN倍 の電流を1/Nの期間流すとしたが、実用上はこれを実 現できない。実際にはゲート信号線17に印加した信号 パルスがコンデンサ19に突き抜け、コンデンサ19に 所望の電圧値(電流値)を設定できないからである。一 般的にコンデンサ19には所望の電圧値(電流値)より も低い電圧値(電流値)が設定される。たとえば、10 倍の電流値を設定するように駆動しても、5倍程度の電 流しかコンデンサ19には設定されない。たとえば、N = 10としても実際にEL素子15に流れる電流はN= 5の場合と同一となる。したがって、本発明はN倍の電 流値を設定し、N倍に比例したあるいは対応する電流を EL素子15に流れるように駆動する方法である。もし くは、所望値よりも大きい電流をEL素子15にパルス 状に印加する駆動方法である。また、所望値より電流 (そのまま、EL素子15に連続して電流を流すと所望 輝度よりも高くなるような電流)を駆動トランジスタ1 1a (図1を例示する場合) に電流 (電圧) プログラム を行い、EL素子15に流れる電流を間欠にすることに より、所望のEL素子の発光輝度を得るものである。な お、このコンデンサ19への突き抜けによる補償回路 は、ソースドライバ回路14内に導入する。この事項に

【0438】また、図1などのスイッチングトランジスタ11b、11cなどはNチャンネルで形成することが好ましい。コンデンサ19への突き抜け電圧が低減するからである。また、コンデンサ19のオフリークも減少するから、10 Hz以下の低いフレームレートにも適用できるようになる。

ついては後ほど説明をする。

【0439】また、画素構成によっては、突き抜け電圧がEL素子15に流れる電流を増加させる方向に作用す 50 る場合は、白ビーク電流が増加し、画像表示のコントラ (47)

スト感が増加する。したがって、良好な画像表示を実現 できる。

【0440】逆に、図1のスイッチングトランジスタ1 1b、11cをPチャンネルにすることのより突き抜け を発生させて、より黒表示を良好にする方法も有効であ る。 Pチャンネルトランジスタ11bがオフするときに はVgh電圧となる。そのため、コンデンサ19の端子 電圧がVdd側に少しシフトする。そのため、トランジ スタ11aのゲート(G)端子電圧は上昇し、より里表 示となる。また、第1階調表示とする電流値を大きくす ることができるから(階調1までに一定のベース電流を 流すことができる)、電流プログラム方式で書き込み電 流不足を軽減できる。

【0441】その他、ゲート信号線17aとトランジス タ11aのゲート(G)端子間に積極的にコンデンサ1 9 b を形成し、突き抜け電圧を増加させる構成も有効で ある(図42(a)を参照)。このコンデンサ19bの 容量は正規のコンデンサ19aの容量の1/50以上1 /10以下にすることが好ましい。さらには1/40以 上1/15以下とすることが好ましい。もしくはトラン ジスタ11bのソースーゲート(ソースードレイン(S G) もしくはゲートードレイン (GD)) 容量の1倍以 上10倍以下にする。さらに好ましくは、SG容量の2 倍以上6倍以下にすることが好ましい。なお、コンデン サ19bの形成位置は、コンデンサ19aの一方の端子 (トランジスタ11aのゲート(G)端子) とトランジ スタ11 dのソース(S) 端子間に形成または配置して もよい。この場合も容量などは先に説明した値と同様で ある。

【0442】突き抜け電圧発生用のコンデンサ19bの 容量(容量をCb(pF)とする)は、電荷保持用のコ ンデンサ19aの容量(容量とCa(pF)とする) と、トランジスタ11aの白ピーク電流時(画像表示で 表示最大輝度の白ラスター時)のゲート(G)端子電圧 Vwを黒表示での電流を流す(基本的には電流は0であ る。つまり、画像表示で黒表示としている時) 時のゲー ト(G)端子電圧Vbが関連する。これらの関係は、 $Ca/(200Cb) \leq |Vw-Vb| \leq Ca$ /(8Cb)

の条件を満足させることが好ましい。なお、「Vw-V 40 b | とは、駆動用トランジスタの白表示時の端子電圧と 黒表示時の端子電圧との差の絶対値である(つまり、変 化する電圧幅)。

【0443】さらに好ましくは、

 $Ca/(100Cb) \leq |Vw-Vb| \leq Ca$ /(10Cb)

の条件を満足させることが好ましい。

【0444】トランジスタ11bはPチャンネルにし、 このPチャンネルは少なくともダブルゲート以上にす る。このましくは、トリブルゲート以上にする。さらに 50 て、ゲート信号線17と重ねて形成する構成であるか

好ましくは、4ゲート以上にする。そして、トランジス タ11bのソースーゲート(SGもしくはゲートードレ イン(GD)) 容量(トランジスタがオンしているとき の容量)の1倍以上10倍以下のコンデンサを並列に形 成または配置することが好ましい。

【0445】なお、以上の事項は、図1の画素構成だけ でなく、他の画素構成でも有効である。たとえば、図4 2 (b) に図示するようにカレントミラーの画素構成に おいて、突き抜けを発生させるコンデンサをゲート信号 線17aまたは17bとトランジスタ11aのゲート

(G) 端子間に配置または形成する。スイッチングトラ ンジスタ11cのNチャンネルはダプルゲート以上とす る。もしくはスイッチングトランジスタ11c、11d をPチャンネルとし、トリプルゲート以上とする。

【0446】41の電圧プログラムの構成にあっては、 ゲート信号線17cと駆動用トランジスタ11aのゲー ト(G)端子間に突き抜け電圧発生用のコンデンサ19 cを形成または配置する。また、スイッチングトランジ スタ11 cはトリブルゲート以上とする。 突き抜け電圧 20 発生用のコンデンサ19 c はトランジスタ11 c のドレ イン(D)端子(コンデンサ19b側)と、ゲート信号 線17a間に配置してもよい。また、突き抜け電圧発生 用のコンデンサ19 cはトランジスタ11 aのゲート

(G) 端子と、ゲート信号線17a間に配置してもよ い。また、突き抜け電圧発生用のコンデンサ19cはト ランジスタ11cのドレイン(D) 端子(コンデンサ1 9b側)と、ゲート信号線17c間に配置してもよい。 【0447】また、電荷保持用のコンデンサ19aの容 量をCaとし、スイッチング用のトランジスタ11cま 30 たは11d)のソースーゲート容量Cc(突き抜け用の コンデンサがある場合には、その容量を加えた値)と し、ゲート信号線に印加される髙電圧信号(Vgh)と し、ゲート信号線に印加される低電圧信号(Vg1)と した時、以下の条件を満足するように構成することによ り、良好な黒表示を実現できる。

 $[0448]0.05(V) \le (Vgh-Vgl)$ \times (Cc/Ca) \leq 0.8 (V) さらに好ましくは、以下の条件を満足させることが好ま

 $[0449]0.1(V) \leq (Vgh-Vgl) \times$ $(Cc/Ca) \leq 0.5(V)$

しい。

以上の事項は図43などの画素構成にも有効である。図 43の電圧プログラムの画素構成では、トランジスタ1 1aのゲート(G)端子とゲート信号線17a間に突き 抜け電圧発生用のコンデンサ19bを形成または配置す

【0450】なお、突き抜け電圧を発生させるコンデン サ19 b は、トランジスタのソース配線とゲート配線で 形成する。ただし、トランジスタ11のソース幅を広げ (48)

ら、実用上は明確にトランジスタと分離できない構成で ある場合がある。

【0451】また、スイッチングトランジスタ11b、 11 c(図1の構成の場合)を必要以上に大きく形成す ることにより、見かけ上、突き抜け電圧用のコンデンサ 19 bを構成する方式も本発明の範疇である。スイッチ ングトランジスタ11b、11cはチャンネル幅W/チ ャンネル長L=6/6μmで形成することが多い。これ をWと大きくすることも突き抜け電圧用のコンデンサ1 9 b を構成することになる。例えば、₩: Lの比を2: 1以上20:1以下にする構成が例示される。好ましく は、♥: Lの比を3: 1以上10:1以下にすることが よい。

【0452】また、突き抜け電圧用のコンデンサ19b は、画素が変調するR、G、Bで大きさ(容量)を変化 させることが好ましい。R、G、Bの各EL素子15の 駆動電流が異なるためである。また、EL素子15のカ ットオフ電圧が異なるためである。そのため、EL素子 15の駆動用トランジスタ11aのゲート(G)端子に プログラムする電圧(電流)が異なるからである。たと えば、Rの画素のコンデンサ11bRを0.02pFと した場合、他の色(G、Bの画素)のコンデンサ11b G、11bBを0.025pFとする。また、Rの画素 のコンデンサ11bRを0.02pFとした場合、Gの 画素のコンデンサ11bGと0.03pFとし、Bの画 素のコンデンサ11bBを0.025pFとするなどで ある。このように、R、G、Bの画素ごとにコンデンサ 11bの容量を変化させることのよりオフセットの駆動 電流をRGBととに調整することができる。したがっ て、各RGBの黒表示レベルを最適値にすることができ る。

【0453】以上は、突き抜け電圧発生用のコンデンサ 19bの容量を変化させるとしたが、突き抜け電圧は、 保持用のコンデンサ19aと突き抜け電圧発生用のコン デンサ19 bとの容量の相対的なものである。したがっ て、コンデンサ19bをR、G、Bの画素で変化するこ とに限定するものではない。つまり、保持用コンデンサ 19aの容量を変化させてもよい。たとえば、Rの画素 のコンデンサ11aRを1.0pFとした場合、Gの画 素のコンデンサ11aGと1.2pFとし、Bの画素の コンデンサ11aBを0.9pFとするなどである。と の時、突き抜け用コンデンサ19bの容量は、R、G、 Bで共通の値とする。したがって、本発明は、保持用の コンデンサ19aと突き抜け電圧発生用のコンデンサ1 9 b との容量比を、R、G、Bの画素のうち、少なくと も1つを他と異ならせたものである。なお、保持用のコ ンデンサ19aの容量と突き抜け電圧発生用のコンデン サ19bとの容量との両方をR、G、B画素で変化させ てもよい。

コンデンサ19bの容量を変化させてもよい。ゲートド ライバ12に近い位置にある画素16は信号供給側に配 置されているので、ゲート信号の立ち上がりが速い(ス ルーレートが高いからである) ため、突き抜け電圧が大 きくなる。ゲート信号線17端に配置(形成)されてい る画素は、信号波形が鈍っている (ゲート信号線17に は容量があるためである)。ゲート信号の立ち上がりが 遅い(スルーレートが遅い)ため、突き抜け電圧が小さ くなるためである。したがって、ゲートドライバ12と の接続側に近い画素16の突き抜け電圧用コンデンサ1 9 bを小さくする。また、ゲート信号線17端はコンデ ンサ19bを大きくする。たとえば、画面の左右でコン デンサの容量は10%程度変化させる。

【0455】発生する突き抜け電圧は、保持用コンデン サ19aと突き抜け電圧発生用のコンデンサ19bの容 量比で決定される。したがって、画面の左右で突き抜け 電圧発生用のコンデンサ19bの大きさを変化させると したが、これに限定するものではない。突き抜け電圧発 生用のコンデンサ19 bは画面の左右で一定にし、電荷 保持用のコンデンサ19aの容量を画面の左右で変化さ せてもよい。また、突き抜け電圧発生用のコンデンサー 9 b と、電荷保持用のコンデンサ19 a 容量の両方を画 面の左右で変化させてもよいことは言うまでもない。

【0456】本発明のN倍パルス駆動の課題にEL素子 15に印加する電流が瞬時的ではあるが、従来と比較し てN倍大きいという問題がある。電流が大きいとEL素 子の寿命を低下させる場合がある。この課題を解決する ためには、EL素子15に逆バイアス電圧Vmを印加す ることが有効である。

【0457】EL素子15において、電子は陰極(カソ ード)より電子輸送層に注入されると同時に正孔も陽極 (アノード) から正孔輸送層に注入される。注入された 電子、正孔は印加電界により対極に移動する。その際、 有機層中にトラップされたり、発光層界面でのエネルギ 一準位の差によりのようにキャリアが蓄積されたりす

【0458】有機層中に空間電荷が蓄積されると分子が 酸化もしくは還元され、生成されたラジカル陰イオン分 子もしくはラジカル陽イオン分子が不安定であること で、膜質の低下により輝度の低下および定電流駆動時の 駆動電圧の上昇を招くことが知られている。これを防ぐ ために、一例としてデバイス構造を変化させ、逆方向電 圧を印加している。

【0459】逆バイアス電圧が印加されると、逆方向電 流が印加されるため、注入された電子及び正孔がそれぞ れ陰極及び陽極へ引き抜かれる。これにより、有機層中 の空間電荷形成を解消し、分子の電気化学的劣化を抑え ることで寿命を長くすることが可能となる。

【0460】図45は、逆バイアス電圧VmとEL素子 【0454】また、画面50の左右で突き抜け電圧用の 50 15の端子電圧の変化を示している。この端子電圧と

は、EL素子15に定格電流を印加した時である。図45はEL素子15に流す電流が電流密度100A/平方メーターの場合であるが、図45の傾向は、電流密度50~100A/平方メーターの場合とほとんど差がなかった。したがって、広い範囲の電流密度で適用できると推定される。

【0461】縦軸は初期のEL素子15の端子電圧に対して、2500時間後の端子電圧との比である。たとえば、経過時間0時間において、電流密度100A/平方メーターの電流の印加した時の端子電圧が8(V)とし、経過時間2500時間において、電流密度100A/平方メーターの電流の印加した時の端子電圧が10(V)とすれば、端子電圧比は、10/8=1.25である。

【0462】横軸は、逆バイアス電圧Vmと1周期に逆バイアス電圧を印加した時間t1の積に対する定格端子電圧V0の比である。たとえば、60Hz(とくに60Hzに意味はないが)で、逆バイアス電圧Vmを印加した時間が1/2(半分)であれば、t1=0.5である。また、経過時間0時間において、電流密度100A/平方メーターの電流の印加した時の端子電圧(定格端子電圧)が8(V)とし、逆バイアス電圧Vmを8(V)とすれば、「逆バイアス電圧×t1|/(定格端子電圧×t2)=|-8(V)×0.5|/(8(V)×0.5)=1.0となる。

【0463】図45によれば、|逆バイアス電圧×t1 | /(定格端子電圧×t2)が1.0以上で端子電圧比の変化はなくなる(初期の定格端子電圧から変化しない)。逆バイアス電圧Vmの印加による効果がよく発揮されている。しかし、|逆バイアス電圧×t1|/(定 30格端子電圧×t2)が1.75以上で端子電圧比は増加する傾向にある。したがって、|逆バイアス電圧×t1 | /(定格端子電圧×t2)は1.0以上にするように逆バイアス電圧Vmの大きさおよび印加時間比t1(もしくはt2、あるいはt1とt2との比率)を決定するとよい。また、好ましくは、|逆バイアス電圧×t1|/(定格端子電圧×t2)は1.75以下になるようにように逆バイアス電圧Vmの大きさおよび印加時間比t1などを決定するとよい。

【0464】ただし、バイアス駆動を行う場合は、逆バ 40 イアスVmと定格電流とを交互に印加する必要がある。 図46のようにサンプルAとBとの単位時間あたりの平均輝度を等しくしようとすると、逆バイアス電圧を印加する場合は、印加しない場合に比較して瞬時的には高い電流を流す必要がある。そのため、逆バイアス電圧Vmを印加する場合(図46のサンプルA)のEL素子15の端子電圧も高くなる。

【0465】しかし、図45では、逆バイアス電圧を印加する駆動方法でも、定格端子電圧V0とは、平均輝度を満足する端子電圧(つまり、EL素子15を点灯する50

端子電圧)とする(本明細書の具体例によれば、電流密度200A/平方メーターの電流の印加した時の端子電圧である。ただし、1/2デューティであるので、1周期の平均輝度は電流密度200A/平方メーターでの輝度となる)。

96

【0466】以上の事項は、EL素子15を、白ラスター表示(画面全体のEL素子に最大電流を印加している場合)を想定している。しかし、EL表示装置の映像表示を行う場合は、自然画であり、階調表示を行う。したがって、たえず、EL素子15の白ビーク電流(最大白表示で流れる電流。本明細書の具体例では、平均電流密度100A/平方メーターの電流)が流れているのではない。

【0467】一般的に、映像表示を行う場合は、各EL素子15に印加される電流(流れる電流)は、白ビーク電流(定格端子電圧時に流れる電流。本明細書の具体例によれば、電流密度100A/平方メーターの電流)の約0.2倍である。

【0468】したがって、図45の実施例では、映像表示を行う場合は横軸の値に0.2をかけるものとする必要がある。したがって、「逆バイアス電圧×t1|/(定格端子電圧×t2)は0.2以上にするように逆バイアス電圧Vmの大きさおよび印加時間比t1(もしくはt2、あるいはt1とt2との比率など)を決定するとよい。また、好ましくは、「逆バイアス電圧×t1|/(定格端子電圧×t2)は1.75×0.2=0.35以下になるようにように逆バイアス電圧Vmの大きさおよび印加時間比t1などを決定するとよい。

【0469】つまり、図45の横軸(|逆バイアス電圧×t1 | /(定格端子電圧×t2))において、1.0の値を0.2とする必要がある。したがって、表示パネルに映像を表示する(この使用状態が通常であろう。白ラスターを常時表示することはないであろう)時は、|逆バイアス電圧×t1 | /(定格端子電圧×t2)が0.2よりも大きくなるように、逆バイアス電圧Vmを所定時間t1印加するようにする。また、|逆バイアス電圧×t1 | /(定格端子電圧×t2)の値が大きくなっても、図45で図示するように、端子電圧比の増加は大きくない。したがって、上限値は白ラスター表示を実施することも考慮して、|逆バイアス電圧×t1 | /(定格端子電圧×t2)の値が1.75以下を満足するようにすればよい。

【0470】以下、図面を参照しながら、本発明の逆バイアス方式について説明をする。なお、本発明はEL素子15に電流が流れていない期間に逆バイアス電圧Vm(電流)を印加することを基本とする。しかし、これに限定するものではない。たとえば、EL素子15に電流が流れている状態で、強制的に逆バイアス電圧Vmを印加してもよい。なお、この場合は、結果としてEL素子15には電流が流れず、非点灯状態(黒表示状態)とな

るであろう。また、本発明は、主として電流プログラムの画素構成で逆バイアス電圧Vmを印加することを中心として説明するがこれに限定するものではない。

97

【0471】逆バイアス駆動の画素構成では、図47に 図示するように、トランジスタ11gをNチャンネルと する。もちろん、Pチャンネルでもよい。

【0472】図47では、ゲート電位制御線473に印加する電圧を逆バイアス線471に印加している電圧よりも高くすることにより、トランジスタ11g(N)がオンし、EL素子15のアノード電極に逆バイアス電圧 10 Vmが印加される。

【0473】また、図47の画素構成などにおいて、ゲ ート電位制御線473を常時、電位固定して動作させて もよい。たとえば、図47においてVk電圧が0(V) とする時、ゲート電位制御線473の電位を0(V)以 上(好ましくは2(V)以上)にする。なお、この電位 をVsgとする。この状態で、逆バイアス線471の電 位を逆バイアス電圧Vm(0(V)以下、好ましくはV kより-5(V)以上小さい電圧)にすると、トランジ スタ11g(N)がオンし、EL素子15のアノード に、逆バイアス電圧Vmが印加される。逆バイアス線4 71の電圧をゲート電位制御線473の電圧(つまり、 トランジスタ11gのゲート(G)端子電圧)よりも高 くすると、トランジスタ11gはオフ状態であるため、 EL素子15には逆バイアス電圧Vmは印加されない。 もちろん、この状態の時に、逆バイアス線471をハイ インピーダンス状態(オープン状態など)としてもよい ことは言うまでもない。

【0474】また、図48に図示するように、逆バイアス線471を制御するゲートドライバ回路12cを別途 30形成または配置してもよい。ゲートドライバ回路12cは、ゲートドライバ回路12aと同様に順次シフト動作し、シフト動作に同期して、逆バイアス電圧を印加する位置がシフトされる。

【0475】以上の駆動方法では、トランジスタ11gのゲート(G)端子は電位固定し、逆バイアス線471の電位を変化させるだけで、EL素子15に逆バイアス電圧Vmを印加することができる。したがって、逆バイアス電圧Vmの印加制御が容易である。また、トランジスタ11gのゲート(G)端子とソース(S)端子間に 40印加される電圧を低減できる。このことは、トランジスタ11gがPチャンネルの場合も同様である。

【0476】また、逆バイアス電圧Vmの印加は、EL素子15に電流を流していない時に行うものである。したがって、トランジスタ11dがオンしていない時に、トランジスタ11gをオンさせることにより行えばよい。つまり、トランジスタ11dのオンオフロジックの逆をゲート電位制御線473に印加すればよい。たとえば、図47では、ゲート信号線17bにトランジスタ11dおよびトランジスタ11gのゲート(G)端子を接50

続すればよい。トランジスタ11dはPチャンネルであり、トランジスタ11gはNチャンネルであるため、オンオフ動作は反対となる。

【0477】図49は逆バイアス駆動のタイミングチャートである。なお、チャート図において(1)(2)などの添え字は、画素行を示している。説明を容易にするため、(1)とは、第1画素行目と示し、(2)とは第2画素行目を示すとして説明をするが、これに限定するものではない。(1)がN画素行目を示し、(2)がN+1画素行目を示すと考えても良い。以上のことは他の実施例でも、特例を除いて同様である。また、図49などの実施例では、図1などの画素構成を例示して説明をするがこれに限定されるものではない。たとえば、図41、図38などの画素構成においても適用できるものである。

【0478】第1画素行目のゲート信号線17a(1)にオン電圧(Vg1)が印加されている時には、第1画素行目のゲート信号線17b(1)にはオフ電圧(Vgh)が印加される。つまり、トランジスタ11dはオフであり、EL素子15には電流が流れていない。

【0479】逆バイアス線471(1) には、Vs1電圧(トランジスタ11gがオンする電圧)が印加される。したがって、トランジスタ11gがオンし、EL素子15には逆バイアス電圧が印加されている。逆バイアス電圧は、ゲート信号線17bにオフ電圧(Vgh)が印加された後、所定期間(1H01/200以上の期間、または、 $0.5\mu sec$)後に、逆バイアス電圧が印加される。また、ゲート信号線17bにオン電圧(Vg1)が印加される所定期間(1H01/200以上の期間、または、 $0.5\mu sec$)前に、逆バイアス電圧がオフされる。これは、トランジスタ11gが同時にオンとなることを回避するためである。

【0480】次の水平走査期間(1H)には、ゲート信号線17aにはオフ電圧(Vgh)が印加され、第2画素行が選択される。つまり、ゲート信号線17bにはオン電圧が印加される。一方、ゲート信号線17bにはオン電圧(Vgl)が印加され、トランジスタ11dがオンして、EL素子15にトランジスタ11aから電流が流れEL素子15が発光する。また、逆バイアス線471(1)にはオフ電圧(Vsh)が印加されて、第1画素行(1)のEL素子15には逆バイアス電圧が印加されないようになる。第2画素行の逆バイアス線471(2)にはVsl電圧(逆バイアス電圧)が印加される。

【0481】以上の動作を順次くりかえすことにより、 1画面の画像が書き換えられる。以上の実施例では、各 画素にプログラムされている期間に、逆バイアス電圧を 印加するという構成であった。しかし、図48の回路構 成はこれに限定されるものではない。複数の画素行に連 続して逆バイアス電圧を印加することもできることは明 らかである。また、ブロック駆動 (図40参照) や、N 倍パルス駆動、リセット駆動、ダミー画素駆動とも組み 合わせることができることは明らかである。

【0482】以上の実施例は、図1の画素構成の場合で あったが、他の構成においても、図38、図41などの 逆バイアス電圧を印加する構成に適用できることは言う までもない。たとえば、図50は電流プログラム方式の 画素構成である。

【0483】図50は、カレントミラーの画素構成であ 10 る。トランジスタ11 cは画素選択素子である。ゲート 信号線17a1にオン電圧を印加することにより、トラ ンジスタ11cがオンする。トランジスタ11dはリセ ット機能と、駆動用トランジスタ11aのドレイン

(D) -ゲート(G) 端子間をショート(GDショー ト) する機能を有するスイッチ素子である。トランジス タ11dはゲート信号線17a2にオン電圧を印加する ことによりオンする。

【0484】トランジスタ11dは、該当画素が選択す る1日(1水平走査期間、つまり1画素行)以上前にオ ンする。好ましくは3 H前にはオンさせる。3 H前とす れば、3日前にトランジスタ11 dがオンし、トランジ スタ11aのゲート(G)端子とドレイン(D)端子が ショートされる。そのため、トランジスタ11aはオフ する。したがって、トランジスタ11bには電流が流れ なくなり、EL素子15は非点灯となる。

【0485】EL素子15が非点灯状態の時、トランジ スタ11gがオンし、EL素子15に逆バイアス電圧が 印加される。したがって、逆バイアス電圧は、トランジ スタ11 dがオンされている期間、印加されることにな 30 る。そのため、ロジック的にはトランジスタ11 dとト ランジスタ11gとは同時にオンすることになる。

【0486】トランジスタ11gのゲート(G)端子は Vsg電圧が印加されて固定されている。逆バイアス線 471をVsg電圧より十分に小さな逆バイアス電圧を 逆バイアス線471に印加することによりトランジスタ 11gがオンする。

【0487】その後、前記該当画素に映像信号が印加 (書き込まれる) される水平走査期間がくると、ゲート 信号線17a1にオン電圧が印加され、トランジスタ1 1 c がオンする。したがって、ソースドライバ回路 1 4 からソース信号線18に出力された映像信号電圧がコン デンサ19に印加される(トランジスタ11dはオン状 態が維持されている)。

【0488】トランジスタ11dをオンさせると黒表示 となる。1フィールド(1フレーム)期間に占めるトラ ンジスタ11dのオン期間が長くなるほど、黒表示期間 の割合が長くなる。したがって、黒表示期間が存在して も1フィールド(1フレーム)の平均輝度を所望値とす るためには、表示期間の輝度を高くする必要がある。つ 50 で、EL素子15のアノードに逆バイアス電圧印加用の

まり、表示期間にEL素子15に流す電流と大きくする 必要がある。この動作は、本発明のN倍バルス駆動であ る。したがって、N倍パルス駆動と、トランジスタ11 dをオンさせて黒表示とする駆動とを組み合わせること が本発明の1つの特徴ある動作である。また、EL素子 15が非点灯状態で、逆バイアス電圧をEL素子15に 印加することが本発明の特徴ある構成(方式)である。 【0489】以上の実施例では、画像表示時において、 画素が非点灯時に逆バイアス電圧を印加する方式であっ たが、逆バイアス電圧を印加する構成はこれに限定する ものではない。画像を非表示に逆バイアス電圧を印加す るのであれば、逆バイアス用のTFT11gを各画素に 形成する必要はない。非点灯時とは、表示バネルの使用 を終了した後、あるいは使用前に逆バイアス電圧を印加 する構成である。

100

【0490】例えば、図1の画素構成において、画素1 6を選択し(TFT11b、TFT11cをオンさせ る)、ソースドライバIC(回路)14から、ソースド ライバICが出力できる低い電圧V0(例えば、GND 電圧)を出力して駆動用TFT11aのドレイン端子

(D) に印加する。この状態でTFT11dもオンさせ ればELのアノード端子にVO電圧が印加される。同時 に、EL素子15のカソードVkにV0電圧に対し、-5~-15(V)低い電圧Vm電圧を印加すればEL素 子15に逆バイアス電圧が印加される。また、Vdd電 圧もV0電圧より0~-5(V)低い電圧を印加するこ とにより、TFT11aもオフ状態となる。以上のよう にソースドライバ回路14から電圧を出力し、ゲート信 号線17を制御することにより、逆バイアス電圧をEL 素子15に印加することができる。

【0491】N倍パルス駆動は、1フィールド(1フレ ーム) 期間内において、1度、黒表示をしても再度、E L素子15に所定の電流(プログラムされた電流(コン デンサ19に保持されている電圧による))を流すこと ができる。しかし、図50の構成では、一度、トランジ スタ11 dがオンすると、コンデンサ19の電荷は放電 (減少を含む) されるため、EL素子15に所定の電流 (プログラムされた電流を流すことができない。しか し、回路動作が容易であるという特徴がある。

【0492】なお、以上の実施例は画素が電流プログラ ムの画素構成であったが、本発明はこれに限定するもの ではなく、図38、図50のような他の電流方式の画素 構成にも適用することができる。また、図51、図5 4、図62に図示するような電圧プログラムの画素構成 でも適用することができる。

【0493】図51は一般的に最も簡単な電圧プログラ ムの画素構成である。トランジスタ11bが選択スイッ チング素子であり、トランジスタ11aがEL素子15 に電流を印加する駆動用トランジスタである。この構成

トランジスタ (スイッチング素子) 11gを配置(形 成) している。

【0494】図51の画素構成では、EL素子15に流 す電流は、ソース信号線18に印加され、トランジスタ 11bが選択されることにより、トランジスタ11aの ゲート(G)端子に印加される。

【0495】まず、図51の構成を説明するために、基 本動作について図52を用いて説明をする。図51の画 素構成は電圧オフセットキャンセラという構成であり、 初期化動作、リセット動作、プログラム動作、発光動作 10 の4段階で動作する。

【0496】水平同期信号(HD)後、初期化動作が実 施される。ゲート信号線17bにオン電圧が印加され、 トランジスタ11gがオンする。また、ゲート信号線1 7aにもオン電圧が印加され、トランジスタ11cがオ ンする。この時、ソース信号線18にはVdd電圧が印 加される。したがって、コンデンサ19bのa端子には Vdd電圧が印加されることになる。この状態で、駆動 用トランジスタ11aはオンし、EL素子15に僅かな 電流が流れる。この電流により駆動用トランジスタ11 aのドレイン(D) 端子は少なくともトランジスタ11 aの動作点よりも大きな絶対値の電圧値となる。

【0497】次にリセット動作が実施される。ゲート信 号線17bにオフ電圧が印加され、トランジスタ11e がオフする。一方、ゲート信号線17cにT1の期間、 オン電圧が印加され、トランジスタ11bがオンする。 このT1の期間がリセット期間である。また、ゲート信 号線17aには1Hの期間、継続してオン電圧が印加さ れる。なお、T1は1H期間の20%以上90%以下の 期間とすることが好ましい。もしくは、20 µsec以 30 上160 µsec以下の時間とすることが好ましい。ま た、コンデンサ19b(Cb)とコンデンサ19a(C a) の容量の比率は、Cb: Ca=6:1以上1:2以 下とすることが好ましい。

【0498】リセット期間では、トランジスタ11bの オンにより、駆動用トランジスタ11aのゲート(G) 端子とドレイン(D)端子間がショートされる。したが って、トランジスタ11aのゲート(G)端子電圧とド レイン(D)端子電圧が等しくなり、トランジスタ11 aはオフセット状態(リセット状態:電流が流れない状 40 態)となる。このリセット状態とはトランジスタ11a のゲート(G)端子が、電流を流し始める開始電圧近傍 になる状態である。このリセット状態を維持するゲート 電圧はコンデンサ19bのb端子に保持される。したが って、コンデンサ19には、オフセット電圧(リセット 電圧)が保持されていることになる。

【0499】次のプログラム状態では、ゲート信号線1 7 c にオフ電圧が印加されトランジスタ11 b がオフす る。一方、ソース信号線18には、Tdの期間、DAT

11aのゲート(G)端子には、DATA電圧+オフセ ット電圧(リセット電圧)が加えられたものが印加され る。そのため、駆動用トランジスタ11aはプログラム された電流を流せるようになる。

102

【0500】プログラム期間後、ゲート信号線17aに はオフ電圧が印加され、トランジスタ11cはオフ状態 となり、駆動用トランジスタ11aはソース信号線18 から切り離される。また、ゲート信号線17 c にもオフ 電圧が印加され、トランジスタ11bがオフし、このオ フ状態は1Fの期間保持される。一方、ゲート信号線1 7 b には、必要に応じてオン電圧とオフ電圧とが周期的 に印加される。つまり、図13、図15などのN倍パル ス駆動などと組み合わせること、インターレース駆動と 組み合わせることによりさらに良好な画像表示を実現で

【0501】図52の駆動方式では、リセット状態でコ ンデンサ19には、トランジスタ11aの開始電流電圧 (オフセット電圧、リセット電圧)が保持される。その ため、このリセット電圧がトランジスタ11aのゲート (G) 端子に印加されている時が、最も暗い黒表示状態 である。しかし、ソース信号線18と画素16とのカッ プリング、コンデンサ19への突き抜け電圧あるいはト ランジスタの突き抜けにより、黒浮き(コントラスト低 下)が発生する。したがって、図53で説明した駆動方 法では、表示コントラストを高くすることができない。 【0502】逆バイアス電圧VmをEL素子15に印加 するためには、トランジスタ11aがオフさせる必要が ある。トランジスタ11aをオフさせるためには、トラ ンジスタ11aのVdd端子とゲート(G)端子間をシ ョートすればよい。この構成については、後に図53を 用いて説明をする。

【0503】また、ソース信号線18にVdd電圧また はトランジスタ11aをオフさせる電圧を印加し、トラ ンジスタ11bをオンさせてトランジスタ11aのゲー ト(G)端子に印加させてもよい。この電圧によりトラ ンジスタ11aがオフする(もしくは、ほとんど、電流 が流れないような状態にする(略オフ状態:トランジス タ11aが高インピーダンス状態))。その後、トラン ジスタ11gをオンさせて、EL素子15に逆バイアス 電圧を印加する。との逆バイアス電圧Vmの印加は、全 画素同時に行ってもよい。つまり、ソース信号線18に トランジスタ11aを略オフする電圧を印加し、すべて の(複数の)画素行のトランジスタ11bをオンさせ る。したがって、トランジスタ11aがオフする。その 後、トランジスタ11gをオンさせて、逆バイアス電圧 をEL素子15に印加する。その後、順次、各画素行に 映像信号を印加し、表示装置に画像を表示する。

【0504】次に、図51の画素構成におけるリセット 駆動について説明をする。図53はその実施例である。 A電圧が印加される。したがって、駆動用トランジスタ 50 図53に示すように画素16aのトランジスタ11cの

ゲート(G)端子に接続されたゲート信号線17aは次段画素16bのリセット用トランジスタ11bのゲート(G)端子にも接続されている。同様に、画素16bのトランジスタ11cのゲート(G)端子に接続されたゲート信号線17aは次段画素16cのリセット用トランジスタ11bのゲート(G)端子に接続されている。

「0505]したがって、画素16aのトランジスタ11cのゲート(G)端子に接続されたゲート信号線17aにオン電圧を印加すると、画素16aが電圧プログラム状態となるとともに、次段画素16bの即動用トランジスタ11bがオンし、画素16bの駆動用トランジスタ11aがリセット状態となる。同様に、画素16bのトランジスタ11cのゲート(G)端子に接続されたゲート信号線17aにオン電圧を印加すると、画素16bが電流プログラム状態となるとともに、次段画素16bが電流プログラム状態となるとともに、次段画素16cの即動用トランジスタ11bがオンし、画素16cの駆動用トランジスタ11bがオンし、画素16cの駆動用トランジスタ11aがリセット状態となる。したがって、容易に前段ゲート制御方式によるリセット駆動を実現できる。また、各画素あたりのゲート信号線の引き出し本数を減少させることができる。

【0506】さらに詳しく説明する。図53(a)のようにゲート信号線17に電圧が印加されているとする。つまり、画素16aのゲート信号線17aにオン電圧が印加され、他の画素16のゲート信号線17aにオフ電圧が印加されているとする。また、ゲート信号線17bは画素16a、16bにはオフ電圧が印加され、画素16c、16dにはオン電圧が印加されているとする。

【0507】この状態では、画素16aは電圧プログラム状態で非点灯、画素16bはリセット状態で非点灯、画素16cはプログラム電流の保持状態で点灯、画素16dはプログラム電流の保持状態で点灯状態である。

【0508】1 H後、制御用ゲートドライバ回路12のシフトレジスタ回路61内のデータが1ビットシフトし、図53(b)の状態となる。図53(b)の状態は、画素16aはプログラム電流保持状態で点灯、画素16bは電流プログラム状態で非点灯、画素16cはリセット状態で非点灯、画素16dはプログラム保持状態で点灯状態である。

【0509】以上のことから、各画素は前段に印加されたゲート信号線17aの電圧により、次段の画素の駆動 40用トランジスタ11aがリセットされ、次の水平走査期間に電圧プログラムが順次行われることがわかる。

【0510】図43に図示する電圧プログラムの画素構成でも前段ゲート制御を実現できる。図54は図43の画素構成を前段ゲート制御方式の接続とした実施例である。

素16bのトランジスタ11bのゲート(G)端子に接続されたゲート信号線17aは次段画素16cのリセット用トランジスタ11eのゲート(G)端子に接続されている。

【0512】したがって、画素16aのトランジスタ11bのゲート(G)端子に接続されたゲート信号線17aにオン電圧を印加すると、画素16aが電圧プログラム状態となるとともに、次段画素16bの駆動用トランジスタ11aがリセット状態となる。同様に、画素16bのトランジスタ11bのゲート(G)端子に接続されたゲート信号線17aにオン電圧を印加すると、画素16bが電流プログラム状態となるとともに、次段画素16cの駆動用トランジスタ11eがオンし、画素16cの駆動用トランジスタ11aがリセット状態となる。したがって、容易に前段ゲート制御方式によるリセット駆動を実現できる。

【0513】さらに詳しく説明する。図55(a)のようにゲート信号線17に電圧が印加されているとする。20 つまり、画素16aのゲート信号線17aにオン電圧が印加され、他の画素16のゲート信号線17aにオフ電圧が印加されているとする。また、すべての逆バイアス用トランジスタ11gはオフ状態であるとする。

【0514】この状態では、画素16aは電圧プログラム状態、画素16bはリセット状態、画素16cはプログラム電流の保持状態、画素16dはプログラム電流の保持状態である。

【0515】1 H後、制御用ゲートドライバ回路12のシフトレジスタ回路61内のデータが1ビットシフトし、図55(b)の状態となる。図55(b)の状態は、画素16aはプログラム電流保持状態、画素16bは電流プログラム状態、画素16cはリセット状態、画素16dはプログラム保持状態である。

【0516】以上のことから、各画素は前段に印加されたゲート信号線17aの電圧により、次段の画素の駆動用トランジスタ11aがリセットされ、次の水平走査期間に電圧プログラムが順次行われることがわかる。

【0517】以下、図面を参照しながら、本発明のソースドライバ回路(IC)14について説明をする。なお、ソースドライバ回路14とは、半導体のシリコンチップで形成されたICの他、低温ポリシリコンあるいは高温ポリシリコンなどのポリシリコン技術で、基板71に直接に形成されたものも含まれる。

【0518】本発明のソースドライバ14の第1番目の目的は、表示装置の駆動用ドライバーICの回路構成に関するものであり、主に低消費電力を実現しつつ、かつブランキング期間の短縮化を図り、高表示品位を実現するものである。第2番目の目的は、EL表示パネルに良好な電流駆動方式を実現し、高コントラスト表示と、高解像度の両立を実現するものである。

【0519】以下、図面を参照しながら、本発明の第1の目的を達成するドライバー構成およびその駆動方法について説明をする。

【0520】液晶表示パネルや有機EL表示パネル等の表示パネルは、複数の走査線(ゲート信号線17)と複数の映像信号線(ソース信号線18)をマトリクス状に配置した表示素子で構成されている。表示パネルを駆動するために、ゲート信号線17側は低温ポリシリコンなどの技術で内蔵されたゲートドライバ回路14を用い、ソース信号線18側は単結晶シリコンで作成されたソー 10スドライバIC14をCOG(チップオンガラス)実装する方式が主流になりつつある。ソース信号線18を駆動する単結晶シリコンのソースドライバIC14の構成としては、携帯電話やPDA等の携帯端末表示パネルには、表示メモリーを内蔵したものが主流である。なお、モニターやテレビ等の表示パネルには、表示メモリーを内蔵してない。

【0521】図102に、表示メモリーを内蔵してないソースドライバIC14の一般的な構成を示す。図102において、1021はクロック停止付きシフトレジス 20タ、1022は入力段ラッチ、1023は第1段ラッチ、1024は第2段ラッチ、1025はD/Aコンバータ、1026は出力バッファである。

【0522】原振クロックに同期してコントローラからシリアルに送られてきたRGB各6ビットの表示データDR0~DR5、DG0~DG5、DB0~DB5は、一旦入力段ラッチにラッチされた後、シフトレジスタから出力されるラッチ信号にしたがって、順次第1段ラッチにラッチされる。1水平期間後、水平同期パルスに同期したラッチ信号LDにより、第1段ラッチの出力信号が第2段ラッチに一斉にラッチされる。第2段ラッチの出力信号は、D/Aコンバータによりアナログ電圧に変換され、出力バッファを通して表示素子を点灯させる。一般に、表示メモリーを内蔵してない信号線駆動用ドライバーICは、上述したように、クロック停止付きシフトレジスタで構成されている。

【0523】図103に、一般的なクロック停止付きシフトレジスタの構成を示す。図103において、103 1はシフトレジスタを構成するD型フリップフロップを、1032はクロック停止回路を表す。

【0524】図103に示すクロック停止付きシフトレジスタの動作原理としては、前段のシフトレジスタからスタートパルス信号が入力されているか、または自段のシフトレジスタがスタートパルス信号を出力している間は、スタートパルス信号が自段のシフトレジスタを通過中なので、自段のシフトレジスタのクロック端子にクロック信号FYを供給する。それ以外は、クロック信号FYの入力を遮断することにより、シフトレジスタの無駄な動作を排除し、低消費電力を実現する。

【0525】この機能を実現する回路が、図103のク 50 停止付きシフトレジスタの動作を示す。

ロック停止回路1032である。すなわち、1032に示すように、前段のシフトレジスタの出力信号と自段のシフトレジスタの出力信号F Y との論理積をD型フリップフロップのクロック端子に入力することにより、スタートバルス信号が自段のシフトレジスタを通過中のときのみ、自段のシフトレジスタが動作し、それ以外は自段のシフトレジスタは動作しない。このような構成にすることにより、シフトレジスタの消費電力を数mWから数100μWに低減することが

106

【0526】しかしながら、このようなクロック停止付きシフトレジスタでは、スタートバルス入力後、最初の表示データが第1段ラッチにラッチされるまでに数クロックを要し、その分ブランキング期間を長く設定しなくてはならず、フリッカの発生等の表示品位を低下させる原因となっている。

でき、低消費電力化を実現できる。

【0527】図104に、クロック停止付きシフトレジスタのタイミングチャートを示す。図104に示すように、原振クロックFYの立ち上がりでスタートパルスSTが入力されたとすると、リセット信号RSTを生成し、分周クロックFYSを発振させ、内部で2クロック長に調整されたスタートパルスSTSをもとに、シフトレジスタを動作させると、第1段、第2段、第3段、・・・のシフトレジスタの出力波形は、G1、G2、G3、・・・のようになる。

【0528】スタートパルスSTを入力後、最初のデータが第1段ラッチにラッチされるのは、第1段のシフトレジスタの出力信号G1の立下りであるので、入力段ラッチ後のデータの真ん中でラッチするためには、入力データはスタートパルス入力してから2.5クロック後に入力せざるを得ない。すなわち、その分ブランキング期間を長く設定する必要があり、フリッカの発生等の表示品位を低下させている。

【0529】図95に、本発明のソースドライバ回路14のシフトレジスタ部を示す。図95において、951はシフトレジスタを構成するD型フリップフロップ、952は自段のシフトレジスタの正転出力信号と後段シフトレジスタの反転出力信号との論理積をシフトレジスタの出力信号とするための回路である。

10 【0530】なお、説明を容易二するため、ソースドライバ回路14を例示して説明するがこれに限定するものではなく、ゲートドライバ回路12にも適用することができることは言うまでもない。

【0531】また、953は最終段のシフトレジスタの後段に追加されたダミーのシフトレジスタ、954は前段のシフトレジスタの正転出力信号と自段シフトレジスタの正転出力信号の論理和により自段シフトレジスタのクロック信号の入力を遮断するための回路である。以下、本発明のソースドライバ回路14におけるクロック停止付きシフトレジスタの動作を示す

【0532】図95において、シフトレジスタの初段の 出力G1は、シフトレジスタ出力ではなく、原振クロッ クの2クロック分の長さに調整されたスタートパルスS TSを用いる。シフトレジスタ出力を用いていたので は、前述したように、スタートパルス直後のデータを第 1段ラッチにラッチできず、スタートパルスから2.5 クロック後にデータを入力せざるを得ないからである。 【0533】図96に本発明のタイミングチャートを示 す。図96において、入力されたスタートパルスSTか ら、原振クロックの2クロック分の長さに調整されたス 10 タートパルスSTSを発生させる。このSTSをシフト レジスタの第1段の出力とすることにより、STSの立 下りで入力段ラッチ後のデータをラッチするので、図1 03に示すようなシフトレジスタ出力を第1段の出力と する場合よりも早くデータをラッチすることが可能とな る。

【0534】また、本発明では、シフトレジスタの出力信号Gとして、D型フリップフロップの正転出力信号Qをそのまま出力するのではなく、自段のフリップフロップの正転出力信号Q、と後段のフリップフロップの反転出力信号NQ、1との論理積を自段のシフトレジスタの出力信号G、としている。このような構成にすると、図97に示すように、フリップフロップの正転出力信号Q、よりも0.5シフトクロック(FYS)早く立ち下がるので、その分早くデータをラッチすることが可能となる。

【0535】この機能を実現する回路が、図95の95 2に示す点線部分である。最終段の出力に関しては、後 段のシフトレジスタの出力がないので、この機能を実現 できない。そこで、図95に示すように、最終段の後段 30 にダミーのシフトレジスタを追加することにより、最終 段のシフトレジスタの出力波形も0.5シフトクロック (FYS) 早く立ち下げることが可能となる。

【0536】以上に示す本発明の回路構成により、図96に示すようにスタートバルス入力後、原振クロックの1クロック遅れでデータを入力すると、入力段ラッチ後のデータを真ん中で第1段ラッチにラッチできる。従来のクロック停止付きシフトレジスタでは、上述したように、スタートバルス入力後、原振クロックの2.5クロック遅れでデータを入力せざるを得ないので、本発明に40より、ブランキング期間を短縮することでフリッカ等の発生を抑制でき、高品位表示が可能となる。

【0537】なお、クロック停止付きシフトレジスタの回路構成としては、図95に示すように、前段シフトレジスタの正転出力信号と、自段シフトレジスタの正転出力信号の論理和により、自段シフトレジスタのクロック信号の入力を遮断することにより実現している。図98に示すように、自段シフトレジスタをスタートパルスが通過している期間だけ、クロック信号が自段シフトレジスタに入力されて動作するので、低消費電力を実現でき50

る。 【0539】

【0538】図99は本発明の第2の実施例である。図99に、本発明の原振クロックの1クロック長のリセット信号RST、原振クロックの分周クロックであるシフトクロック信号FYS、原振クロックの2クロック長のスタートバルス信号STSの生成回路を示す。

【0539】図99において、991は原振クロックの1クロック長のリセット信号発生部、992は原振クロックの分周クロックであるシフトクロック信号発生部、993は原振クロックの2クロック長のスタートバルス信号発生部である。図100に各部のタイミングチャートを示す。以下、各種制御信号の発生方法について説明する

【0540】まず、原振クロックの1クロック長のリセット信号発生方法について説明する。本発明は、原振クロックの1クロック長のリセット信号を発生するリセット回路の構成として、入力されたスタートバルスを原振クロックの立ち上がりで保持する第1のD型フリップフロップの正転出力と、その正転出力を原振クロックの立ち上がりで保持する第2のD型フリップフロップの反転出力との反転論理積で構成されたことを特徴としている。

【0541】図99の991のリセット信号発生部の動作は、図100のタイミングチャートに示すように、入力されたスタートパルスSTを原振クロックFYの立ち上がりで保持したD型フリップフロップの正転信号Aと、その信号を1原振クロック遅れで保持したD型フリップフロップの反転信号Bとの反転論理積をとることにより、原振クロックの1クロック分の長さのリセット信号RSTを発生する。このリセット信号により、シフトレジスタを構成するD型フリップフロップと原振クロックを分周してシフトクロックを作成するD型フリップフロップをリセットする。

【0542】次に、原振クロックの分周クロックであるシフトクロック信号発生方法について説明する。本発明は、前記シフトレジスタを動作させるシフトクロックとして、前記原振クロックを前記原振クロックの立下りで分周する第3のD型のフリップフロップと、前記原振クロックの1クロック長のリセット信号により生成されたことを特徴としている。

【0543】図99の992のシフトクロック信号発生部の動作は、図100のタイミングチャートに示すように、入力された原振クロックFYを原振クロックの立下りで保持したD型フリップフロップの反転信号を入力信号とすることにより、原振クロックの立下りで分周されたシフトクロックFYSが発生される。これにより、リセット信号によるリセット動作解除後、原振クロックの0.5クロック遅れで動作するシフトクロックを生成することができる。

) 【0544】次に、原振クロックの2クロック長のスタ

ートパルス信号発生方法について説明する。本発明は、 前記原振クロックの2クロック長に調整されたスタート パルスを生成する回路の構成として、前記原振クロック の1クロック長のリセット信号の反転信号と、その反転 信号を原振クロックの立ち上がりで保持する第4のD型 フリップフロップの正転出力との論理和で構成されたと とを特徴としている。

【0545】図99のスタートパルス信号発生部の動作 は、図100のタイミングチャートに示すように、原振 クロックの1クロック長のリセット信号の反転信号C と、その反転信号を原振クロックの立ち上がりで保持す る第4のD型フリップフロップの正転出力Dとの論理和 をとることにより、原振クロックの2クロック長に調整 されたスタートパルスSTHが生成される。

【0546】以上の本発明による回路構成で生成された クロック停止付きシフトレジスタを制御する各種制御信 号の動作を、図100を参照しながら説明する。図10 0において、スタートパルスSTが入力されると、原振 クロックの立ち上がりでリセット信号RSTが生成さ れ、シフトクロックと各段のシフトレジスタがリセット される。シフトクロックFYSは、リセット解除後、 0. 5原振クロック遅れで、原振クロックの立下りに同 期して生成される。一方、入力されたスタートパルスS **Tから、原振クロックの2クロック長に調整されたスタ** ートパルスSTHが生成される。

【0547】第1段のシフトレジスタの出力Q1は、と の2クロック長に調整されたスタートパルスSTHであ り、以降シフトクロックに同期して、第2段のシフトレ ジスタの出力Q2、第3段のシフトレジスタの出力Q 3、・・・が出力される。これら、シフトレジスタの出 30 力Q1、Q2、Q3、・・・は、それぞれ後段の反転出 力と論理積をとることにより、G1、G2、G3、・・ ・の波形に変形されて、第1段のラッチ信号となる。表 示データは、スタートパルスST入力後、原振クロック の1クロック遅れで入力すると、入力段ラッチ後のデー タの真ん中で第1段ラッチにラッチされる。すなわち、 ブランキング期間を短くでき、高品位表示を実現すると とができる。

【0548】先に説明したクロック停止付きシフトレジ スタは、低消費電力を実現するために、スタートバルス 40 が通過中のときだけ、D型フリップフロップにクロック 信号が入力されて動作させていた。次に説明をするソー スドライバ回路14は、ブランキング期間にシフトクロ ックを停止させることにより、低消費電力を実現させる ことである。

【0549】これを実現するために、本発明では、シフ トクロックをブランキング期間の間、停止したことを特 徴としている。そして、ブランキング期間の間、シフト クロックを停止させる手段として、最終段のシフトレジ スタの出力信号を原振クロックの立ち上がりで保持する 50 631aに流れる電流が抵抗691に流れる。抵抗Rの

第5のD型フリップフロップの正転出力により、前記第 1のD型フリップフロップの分周動作を停止させ、また リセット信号により前記第5のD型フリップフロップを リセットすることにより、前記第1のD型フリップフロ ップの分周動作を開始させることを特徴としている。

110

【0550】図101に、本発明のブランキング期間、 シフトクロックの動作を停止させる回路構成を示す。図 101において、71は第1のD型フリップフロップ、 72は第5のD型フリップフロップである。図101の 動作を説明すると、最終段のシフトレジスタの出力信号 G176を第5のD型フリップフロップにより検出す

【0551】すなわち、最終段のシフトレジスタの出力 信号G176(QCIFパネルの出力数176×RGB を前提としている)がHIGHになると、第5のD型フ リップフロップの正転出力は常にHIGHとなる。する と、原振クロックを分周してシフトクロックを生成する 第1のD型フリップフロップには、常にHIGH信号が 入力されるので、その出力はHIGH固定となり、シフ トクロックの生成を停止しる。スタートパルスが入力さ れてリセット信号が第5のD型フリップフロップと第1 のD型フリップフロップに入力されると、初期状態とな り、シフトクロックは生成される。

【0552】以上の動作により、最終段のシフトレジス タが出力してからスタートパルスが入力されるまでのブ ランキング期間は、シフトクロックが生成されず、クロ ックラインでの消費電力を削減でき、低消費電力化を実

【0553】以上のように、本発明のクロック停止付き シフトレジスタによるソースドライバ回路(IC)14 では、スタートパルスが通過してないとき、シフトレジ スタは動作を停止し、またブランキング期間ではシフト クロックが動作を停止するので低消費電力を実現でき、 かつ、スタートパルス入力後、1原振クロック遅れで表 示データを入力できるので、ブランキング期間を短く設 定できる。また、フリッカ等の発生が抑制されて高品位 表示を実現することが可能となる。

【0554】以後、本発明の電流駆動方式のソースドラ イバIC(回路)14について説明をする。まず、図7 2に、従来の電流駆動方式のドライバー回路の一例を示 す。ただし、このような電流ドライバー【Cが存在する のではなく、本発明の電流駆動方式のソースドライバⅠ Cを説明するための原理的なものである。

【0555】図72において、721はD/A変換器で ある。D/A変換器721にはnビットのデータ信号が 入力され、入力されたデータに基づき、D/A変換器か らアナログ信号が出力される。このアナログ信号はオペ アンプ722に入力される。オペアンプ722はNチャ ンネルトランジスタ631aに入力され、トランジスタ

端子電圧はオペアンプ722の一入力となり、この一端 子の電圧とオペアンプ722の+端子とは同一電圧とな る。したがってD/A変換器721の出力電圧は抵抗6 91の端子電圧となる。

【0556】今、抵抗691の抵抗値が1MΩとし、D /A変換器721の出力が1(V)であれば、抵抗69 1には1(V)/1M Ω =1(μ A)の電流が流れる。 これが定電流回路となる。したがって、データ信号の値 に応じて、D/A変換器721のアナログ出力が変化 し、このアナログ出力に値にもとづいて抵抗691に所 10 が容易になる。 定電流が流れる。

【0557】トランジスタ631p1と631p2とは カレントミラー回路を構成している。なお、トランジス タ631pはPチャンネル型トランジスタである。一 方、633nはカレントミラーを構成するnチャンネル 型トランジスタである。駆動用トランジスタ631aの ソースードレイン(SD)にも同じ電流が流れ、631 p1と631p2で構成されるカレントミラー回路にも 同じ電流値が流れ、各トランジスタ633nで構成され 力端子O1、O2、O3、O4、O5、・・・は同一の 電流が流れる定電流出力端子となる(カレント倍率が等 しい時)。

【0558】しかしながら、ICは、同一のマスクから 同一のプロセスに基づいて製造されても、半導体チップ 上に形成されるトランジスタや抵抗などの各素子の電気 的特性は異なり、ドライバーICの出力電流は、たとえ 同一ICであっても、定電流出力端子間では各出力間の ばらつきは存在する。この場合、各定電流出力端子の出 力電流値にばらつきが生じると、発光素子の発光量など 30 にばらつきが生じ、ディスプレイパネルでは表示むらを 生じる。したがって、ドライバーIC14を使用して、 有機EL表示パネルなどの発光素子を駆動する場合は、 定電流出力端子間のばらつきをできるだけ最小限にする ことが必要となる。

【0559】本発明はかかる点に鑑みてなされたもので あり、定電流出力端子間の出力電流ばらつきをできるだ け最小限にするための回路構成、レイアウト構成を有す る電流駆動型ドライバーIC(回路)14を提供する。 【0560】図63に、本発明の電流駆動方式のソース 40 ドライバIC(回路)14の構成図を示す。図1は、一 例として電流源を3段構成(631、632、633) とした場合の多段式カレントミラー回路を示している。 【0561】図63において、第1段の電流源631の 電流値は、N個(ただし、Nは任意の整数)の第2段電 流源632にカレントミラー回路によりコピーされる。 更に、第2段電流源632の電流値は、M個(ただし、 Mは任意の整数)の第3段電流源633にカレントミラ 一回路によりコピーされる。この構成により、結果とし

流源633にコピーされることになる。

【0562】例えば、QCIF形式の表示パネルのソー ス信号線18に1個のドライバーIC14で駆動する場 合は、176出力(ソース信号線が各RGBで176出 力必要なため)となる。この場合は、Nを16個とし、 M = 11個とする。しがたって、 $16 \times 11 = 176$ と なり、176出力に対応できる。このように、Nまたは Mのうち、一方を8または16もしくはその倍数とする ことにより、ドライバーICの電流源のレイアウト設計

【0563】従来の電流駆動方式のソースドライバIC (仮想で想定している)では、第1段電流源631の電 流値を直接N×M個の第3段電流源にカレントミラー回 路でコピーしていたので、第1段電流源631のトラン ジスタ特性と第3段電流源のトランジスタ特性に差が生 じると、それがそのまま電流値のばらつきとなって、表 示パネルの表示むらとなって現れていた。特に、ソース ドライバIC14は、幅が2mm程度で長さが20mm 程度という細長い形状をしているので、中央部と両端で るカレントミラー回路にも同じ電流値が流れるので、出 20 はトランジスタ特性のばらつきが大きく、このような間 題は顕著であると考えられる。

> 【0564】この課題に対して、本発明の多段式カレン トミラー回路による電流駆動方式のソースドライバIC (回路) 14では、前記したように、第1段電流源63 1の電流値を直接N×M個の第3段電流源633にカレ ントミラー回路でコピーするのではなく、中間に第2段 電流源632を配備しているので、そとでトランジスタ 特性のばらつきを吸収することが可能である。

【0565】特に、本発明は、第1段のカレントミラー 回路(電流源631)と第2段にカレントミラー回路 (電流源632)を密接して配置するところに特徴があ る。第1段の電流源631から第3段の電流源633 (つまり、カレントミラー回路の2段構成)であれば、 第1段の電流源と接続される第2段の電流源633の個 数が多く、第1段の電流源631と第3段の電流源63 3を密接して配置することができない。

【0566】本発明のソースドライバ回路14のよう に、第1段のカレントミラー回路(電流源631)の電 流を第2段のカレントミラー回路(電流源632)にコ ピーし、第2段のカレントミラー回路(電流源632) の電流を第3段にカレントミラー回路(電流源632) にコピーする構成である。この構成では、第1段のカレ ントミラー回路(電流源631)に接続される第2段の カレントミラー回路(電流源632)の個数は少ない。 したがって、第1段のカレントミラー回路(電流源63 1)と第2段のカレントミラー回路(電流源632)と を密接して配置することがことができる。

【0567】密接してカレントミラー回路を構成するト ランジスタを配置できれば、当然のことながら、トラン て第1段電流源631の電流値は、N imes M個の第3段電 50 ジスタのばらつきは少なくなるから、コピーされる電流 値のバラツキも少なくなる。また、第2段のカレントミ ラー回路(電流源632)に接続される第3段のカレン トミラー回路(電流源633)の個数も少なくなる。し たがって、第2段のカレントミラー回路(電流源63 2) と第3段のカレントミラー回路(電流源633)と を密接して配置することがことができる。

【0568】つまり、全体として、第1段のカレントミ ラー回路(電流源631)、第2段のカレントミラー回 路(電流源632)、第3段のカレントミラー回路(電 流源633)の電流受け取り部のトランジスタを密接し 10 て配置することができる。したがって、密接してカレン トミラー回路を構成するトランジスタを配置できるか ら、トランジスタのばらつきは少なくなり、出力端子か らの電流信号のバラツキは極めて少なくなる(精度が高 (t j

【0569】なお、本例では簡単のため多段式カレント ミラー回路を3段構成で説明したが、この段数が大きけ れば大きいほど、電流駆動型表示パネルのソースドライ バICl4の電流ばらつきが小さくなることは言うまで もない。したがって、カレントミラー回路の段数は3段 20 に限定するものではなく、3段以上であってもよい。

【0570】本発明において、電流源631、632、 633と表現したり、カレントミラー回路と表現したり している。これらは同義に用いている。つまり、電流源 とは、本発明の基本的な構成概念であり、電流源を具体 的に構成するとカレントミラー回路となるからである。 したがって、電流源はカレントミラー回路のみに限定す るものではなく、図72に図示するようにオペアンプ7 22とトランジスタ631と抵抗Rの組み合わせからな る電流回路でもよい。

【0571】図64はさらに具体的なソースドライバ [C(回路)14の構造図である。図64は第3の電流源 633の部分を図示している。つまり、1つのソース信 号線18に接続される出力部である。 最終段のカレント ミラー構成として、複数の同一サイズのカレントミラー 回路(電流源634(1単位))で構成されており、そ の個数が画像データのビットに対応して、ビット重み付 けされている。

【0572】図64で明らかであるが、本発明の1実施 例として、6ビットのデジタル入力の場合を図示してい 40 る。つまり、2の6乗であるから、64階調表示であ る。このソースドライバIC14をアレイ基板に積載す ることにより、赤(R)、緑(G)、青(B)が各64 階調であるから、64×64×64=約26万色を表示 できることになる。

【0573】図64において、D0はLSB入力を示し ており、D5はMSB入力を示している。D0入力端子 にHレベル(正論理時)の時、スイッチ641a(オン オフ手段である。もちろん、単体トランジスタで構成し

114

トランジスタとを組み合わせたアナログスイッチなどで もよい)がオンする。すると、カレントミラーを構成す る電流源(1単位)634に向かって電流が流れる。と の電流は I C 1 4 内の内部配線 6 4 3 に流れる。この内 部配線643はIC14の端子電極を介してソース信号 線18に接続されているから、この内部配線643に流 れる電流が画素16のプログラム電流となる。

【0574】D1入力端子にHレベル(正論理時)の 時、スイッチ641bがオンする。すると、カレントミ ラーを構成する2つの電流源(1単位)634に向かっ て電流が流れる。この電流はIC14内の内部配線64 3に流れる。この内部配線643はIC14の端子電極 を介してソース信号線18に接続されているから、この 内部配線643に流れる電流が画素16のプログラム電 流となる。

【0575】他のスイッチ641でも同様である。D2 **入力端子にHレベル(正論理時)の時は、スイッチ64** 1 cがオンする。すると、カレントミラーを構成する4 つの電流源(1単位)634に向かって電流が流れる。 D5入力端子にHレベル(正論理時)の時は、スイッチ 641fがオンする。すると、カレントミラーを構成す る32つの電流源(1単位)634に向かって電流が流

【0576】以上のように、外部からのデータ(D0~ D5) に応じて、それに対応する電流源(1単位)に向 かって電流が流れる。したがって、データに応じて、0 個から63個に電流源(1単位)に電流が流れるように 構成されている。なお、本発明は説明を容易にするた め、電流源は6ビットの63個としているが、これに限 定するものではない。8ビットの場合は、255個の単 位電流源634を形成(配置) すればよい。また、4ビ ットの時は、15個の単位電流源634を形成(配置) すればよい。

【0577】また、電流源634はすべてが、同一の電 流を流すことに限定するものではない。たとえば、各電 流源634を重み付けしてもよい。たとえば、1単位の 電流源634と、2倍の電流源634と、4倍の電流源 634などを混在させて電流出力回路を構成してもよ しかし、電流源634を重み付けして構成する と、各重み付けした電流源が重み付けした割合になら ず、バラツキが発生する可能性がある。したがって、重 み付けする場合であっても、各電流源は、1単位の電流 源となるトランジスタを複数個形成することにより構成 することが好ましい。

【0578】図64の構成は図63に図示する第3段の カレントミラー部である。したがって、第1の電流源6 31と第2段の電流源632が別途形成されており、こ れらが密集(密接あるいは隣接)して配置されているの である。また、第2段の電流源632と第3段の電流源 てもよいし、PチャンネルトランジスタとNチャンネル 50 を構成するカラントミラー回路のトランジスタ633a

も密集(密接あるいは隣接)して配置される。

【0579】なお、特に電流源(1単位)634は、密 集して配置され、かつ微小な電流が流れる。したがっ て、EL表示パネルなどから放射される光 (発光光) が、電流源634(他に631、632、633も考慮 すべきである)に光が照射されると、ホトコンダクタ現 象 (ホトコン) により誤動作を引き起こす。この課題に 対応するため、チップの裏面に遮光膜を形成する。ま た、基板に実装する箇所で、かつ、チップの電流源が形 成された箇所に遮光膜を形成する(パネル基板の表面に 10 金属薄膜、有機材料あるいは無機材料などからなる光吸 収膜を形成する)。この遮光膜は、EL素子15に電流 を供給するアノード配線、カソード配線の引き回す(I Cチップ下に引き回す) ことにより、構成すれば形成が 容易であり、低コスト化できる。この構成は、ICチッ プに限定されるものではない。低温ポリシリコン、高温 ポリシリコンもしくは固相成長により形成された半導体 膜(CGS)を用いてソースドライバ回路14にも適用 される。つまり、このソースドライバ回路14の裏面に 遮光膜を形成する。

【0580】第2段のカレントミラー回路632を流れる電流は、第3段のカレントミラー回路を構成するトランジスタ633aにコピーされ、カレントミラー倍率が1倍の時は、この電流がトランジスタ633bに流れる。この電流は、最終段のトランジスタ634にコピーされる。

【0581】 D0に対応する部分は、1個のトランジス タ634で構成されているので、最終段電流源のトラン ジスタ633に流れる電流値である。D1に対応する部 分は2個のトランジスタ634で構成されているので、 最終段電流源の2倍の電流値である。D2は4個のトラ ンジスタ634で構成されているので、最終段電流源の 4倍の電流値であり、・・・、D5に対応する部分は3 2個のトランジスタで構成されているので、最終段電流 源の32倍の電流値である。したがって、6ビットの画 像データDO、D1、D2、・・・、D5で制御される スイッチを介してプログラム電流 Iwはソース信号線に 出力される(電流を引き込む)。したがって、6ビット の画像データDO、D1、D2、・・・、D5のON、 OFFに応じて、出力線には、最終段電流源633の1 倍、2倍、4倍、・・・、32倍の電流が加算されて出 力される。すなわち、6ビットの画像データDO、D 1、D2、・・・、D5により、最終段電流源633の 0~63倍の電流値が出力線より出力される(ソース信 号線18から電流を引き込む。

【0582】以上のように、最終段電流源633の整数倍の構成により、従来のW/Lの比例配分と比較して、より高精度に電流値を制御できる(各端子の出力バラッキがなくなる)。

【0583】ただし、この構成は、画素16を構成する 50 出力のD/A回路などでも実現できる。

116

駆動用TFT11aがPチャンネルで構成され、かつ、ソースドライバIC14を構成する電流源(1単位)部634がNチャンネルトランジスタで構成されている場合である。他の場合(例えば、画素16の駆動用TFT11aがNチャンネルトランジスタで構成されている場合など)は、プログラム電流Iwは吐き出し電流となる構成も実施できることはいうまでもない。)。

【0584】なお、最終段電流源633の0~63倍の 電流が出力されるとしたが、これは最終段電流源633 のカレントミラー倍率が1倍の時である。カレントミラ ー倍率が2倍の時は、最終段電流源633の0~126 倍の電流が出力され、カレントミラー倍率が0.5倍の 時は、最終段電流源633の0~31.5倍の電流が出 力される。以上のように、本発明は最終段電流源633 あるいは、それより前段の電流源(631、632な ど)のカレントミラー倍率を変化させることにより、出 力の電流値を容易に変更できる。また、以上の事項は、 R、G、Bごとにカレントミラー倍率を変更する(異な らせる) ことも好ましい。たとえば、Rのみ、いずれか の電流源のカレントミラー倍率を他の色に対して(他の 色に対応する電流源回路に対して)、変化(異ならせ る)させてもよい。特に、EL表示パネルは、各色 (R、G、Bあるいはシアン、イエロー、マゼンダ) ご とに発光効率などが異なる。したがって、各色でカレン トミラー倍率を変化させることにより、ホワイトバラン スを良好にできる。

【0585】電流源のカレントミラー倍率を他の色に対 して(他の色に対応する電流源回路に対して)、変化 (異ならせる)させるという事項は、固定的なものに限 定されない。可変することも含まれる。可変は、電流源 にカレントミラー回路を構成するトランジスタを複数形 成しておき、外部からの信号によりカレント電流を流す 前記トランジスタの個数を切り替えることにより実現で きる。このように構成することにより、作製されたEL 表示パネルの各色の発光状態を観察しながら、最適なホ ワイトバランスに調整することが可能になる。特に、本 発明は、多数段に電流源(カレントミラー回路)を連結 する構成である。したがって、第1段の電流源631と 第2段の電流源632とのカレントミラー倍率を変化さ 40 せると、少ない連結部 (カレントミラー回路など) によ り容易に多数の出力の出力電流を変化できる。もちろ ん、第2段の電流源632と第3段の電流源633との カレントミラー倍率を変化させるよりも、少ない連結部 (カレントミラー回路など) により容易に多数の出力の 出力電流を変化できることはいうまでもない。

【0586】なお、カレントミラー倍率を変化という概念は、電流倍率を変化(調整)するということである。したがって、カレントミラー回路のみに限定されるものではない。たとえば、電流出力のオペアンプ回路、電流出力のD/A回路などでも実現できる。

【0587】以上に説明した事項は、本発明の他の実施 例についても適用されることはいうまでもない。

【0588】図65に、3段式カレントミラー回路によ る176出力(N×M=176)の回路図の一例を示 す。図65では、第1段カレントミラー回路による電流 源631を親電流源、第2段カレントミラー回路による 電流源632を子電流源、第3段カレントミラー回路に よる電流源633を孫電流源と記している。 最終段カレ ントミラー回路である第3段カレントミラー回路による 電流源の整数倍の構成により、176出力のばらつきを 10 極力抑え、高精度な電流出力が可能である。もちろん、 電流源531、632、633を密集して配置するとい う構成を忘れてはならない。

【0589】なお、密集して配置するとは、第1の電流 源631と第2の電流源632とを少なくとも8mm以 内の距離に配置(電流あるいは電圧の出力側と電流ある いは電圧の入力側) することをいう。さらには、5mm 以内に配置することが好ましい。この範囲であれば、検 討によりシリコンチップ内で配置されてトランジスタの 特性(Vt、モビリティ(μ))差がほとんど発生しな 20 いからである。また、同様に、第2の電流源632と第 3の電流源633 (電流の出力側と電流の入力側)も少 なくとも8mm以内の距離に配置する。さらに好ましく は、5mm以内の位置に配置することが好ましい。以上 の事項は、本発明の他の実施例においても適用されると とは言うまでもない。

【0590】この電流あるいは電圧の出力側と電流ある いは電圧の入力側とは、以下の関係を意味する。図66 の電圧受け渡しの場合は、第(Ⅰ)段の電流源のトラン ジスタ631 (出力側) と第(【+1) の電流源のトラ ンジスタ632a(入力側)とを密集して配置する関係 である。図67の電流受け渡しの場合は、第(1)段の 電流源のトランジスタ631a(出力側)と第(I+ 1)の電流源のトランジスタ632b(入力側)とを密

【0591】ここで、シリコンチップとしたが、これ は、半導体チップの意味である。したがって、ガリウム 基板に形成されたチップ、ゲルマニウム基板など形成さ れた他の半導体チップも同様である。

集して配置する関係である。

【0592】さらには、低温ポリシリコン、高温ポリシ リコンもしくは固相成長により形成された半導体膜(C GS)を用いてソースドライバ回路にも適用される。た だし、この場合は、パネルが比較的大型の場合が多い。 パネルが大型であると多少のソース信号線18からの出 力バラツキがあっても視覚的に認識されにくい。したが って、以上のガラス基板などに画素TFTと同時にソー スドライバ回路14を形成する表示パネルでは、密集し て配置するとは、第1の電流源631と第2の電流源6 32とを少なくとも30mm以内の距離に配置(電流の

118

0 m m 以内に配置することが好ましい。この範囲であれ ば、検討によりこの範囲に配置されたトランジスタの特 性(Vt、モビリティ(μ))差がほとんど発生しない からである。また、同様に、第2の電流源632と第3 の電流源633(電流の出力側と電流の入力側)も少な くとも30mm以内の距離に配置する。さらに好ましく は、20mm以内の位置に配置することが好ましい。

【0593】以上の説明は、理解を容易に、あるいは説 明を容易にするため、カレントミラー回路間は電圧によ り信号を受け渡すように説明をした。しかし、電流受け 渡し構成にすることにより。よりばらつきの小さい電流 駆動型表示パネルの駆動用ドライバー回路(IC)14 を実現することができる。

【0594】図67は電流受け渡し構成の実施例であ る。なお、図66は電圧受け渡し構成の実施例である。

図66、図67とも回路図としては同じであり、レイ アウト構成すなわち配線の引き回し方が異なる。図66 において、631は第1段電流源用Nchトランジス タ、632aは第2段電流源用Nchトランジスタ、6 32bは第2段電流源用Pchトランジスタである。

【0595】図67において、631aは第1段電流源 用Nchトランジスタ、632aは第2段電流源用Nc hトランジスタ、632bは第2段電流源用Pchトラ ンジスタである。

【0596】図66では、可変抵抗651 (電流を変化 するために用いるものである) とNchトランジスタ6 31で構成される第1段電流源のゲート電圧が、第2段 電流源のNchトランジスタ632aのゲートに受け渡 されているので、電圧受け渡し方式のレイアウト構成と 30 なる。

【0597】一方、図67では、可変抵抗651とNc hトランジスタ631aで構成される第1段電流源のゲ ート電圧が、隣接する第2段電流源のNchトランジス タ632aのゲートに印加され、その結果トランジスタ に流れる電流値が、第2段電流源のPchトランジスタ 632bに受け渡されているので、電流受け渡し方式の レイアウト構成となる。

【0598】なお、本発明の実施例では説明を容易にす るため、あるいは理解を容易にするために、第1の電流 源と第2の電流源との関係を中心に説明しているが、と れに限定されるものではなく、第2の電流源と第3の電 流源との関係、あるいはそれ以外の電流源との関係にお いても適用される(適用できる)ことは言うまでもな

【0599】図66の電圧受け渡し方式のカレントミラ 一回路のレイアウト構成では、カレントミラー回路を構 成する第1段の電流源のNchトランジスタ631と第 2段の電流源のNchトランジスタ632aが離れ離れ になる(離れ離れになりやすいというべきではある)の 出力側と電流の入力側)することをいう。さらには、2 50 で、両者のトランジスタ特性に相違が生じやすい。した

がって、第1段電流源の電流値が第2段電流源に正確に 伝達されず、ばらつきが生じやすい。

【0600】それに対して、図67の電流受け渡し方式 のカレントミラー回路のレイアウト構成では、カレント ミラー回路を構成する第1段電流源のNchトランジス タ631aと第2段電流源のNchトランジスタ632 aが隣接している(隣接して配置しやすい)ので、両者 のトランジスタ特性に相違は生じにくく、第1段電流源 の電流値が第2段電流源に正確に伝達され、ばらつきが 生じにくい。

【0601】以上のことから、本発明の多段式カレント ミラー回路の回路構成(本発明の電流駆動方式のソース ドライバ回路(IC)14)として、電圧受け渡しでは なく、電流受け渡しとなるレイアウト構成とすることに より、よりばらつきの小さくでき好ましい。以上の実施 例は本発明の他の実施例にも適用できることは言うまで もない。

【0602】なお、説明の都合上、第1段電流源から第 2段電流源の場合を示したが、第2段電流源から第3段 も同様であることは言うまでもない。

【0603】図68は、図65の3段構成のカレントミ ラー回路(3段構成の電流源)を、電流受け渡し方式に した場合の例を示している(したがって、図65は電圧 受け渡し方式の回路構成である)。

【0604】なお、本発明のソースドライバIC(回 路) 14を構成するトランジスタは、MOSタイプに限 定するものではなく、バイポーラタイプでもよい。ま た、シリコン半導体に限定するものではなく、ガリ砒素 半導体でもよい。また、ゲルマニウム半導体でもよい。 また、基板に低温ポリシリコン技術で直接形成したもの でもよい。以上の事項は他の実施例においても同様であ

【0605】図68では、まず、可変抵抗651とNc hトランジスタ631aで基準電流が作成される。な お、可変抵抗651で基準電流を調整するように説明し ているが、実際は、ソースドライバIC(回路)14内 に形成(もしくは配置)された電子ボリウム回路により トランジスタ631aのソース電圧が設定され、調整さ れるように構成される。もしくは、図64に図示するよ うな多数の電流源(1単位)634から構成される電流 方式の電子ボリウムから出力される電流を直接にトラン ジスタ631のソース端子に供給することにより基準電 流は調整される(図69を参照のこと)。

【0606】トランジスタ631aによる第1段電流源 のゲート電圧が、隣接する第2段電流源のNchトラン ジスタ632aのゲートに印加され、その結果トランジ スタに流れる電流値が、第2段電流源のPchトランジ スタ632bに受け渡される。また、第2の電流源のト

3段電流源のNchトランジスタ633aのゲートに印 加され、その結果トランジスタに流れる電流値が、第3 段電流源のNchトランジスタ633bに受け渡され る。第3段電流源のNchトランジスタ633bのゲー トには図64に図示する多数の電流源634が必要なビ ット数に応じて形成(配置)される。

【0607】トランジスタのVtバラツキ(特性バラツ キ)は、1ウェハ内で100mV程度のばらつきがあ る。しかし、100μ以内に近接して形成されたトラン ジスタのV t バラツキは、少なくとも、10mV以下で ある(実測)。つまり、トランジスタを近接して形成 し、カレントミラー回路を構成するとにより、カレント ミラー回路の出力電流バラツキを減少させることができ る。したがって、本発明のソースドライバICの各端子 の出力電流バラツキを少なくすることができる。

【0608】図105はトランジスタの形成面積(平方 ミリメートル)と、単体トランジスタの出力電流バラツ キ(3σ)との測定結果を示している。出力電流バラツ キとは、V t 電圧での電流バラツキである。黒点は所定 電流源、第3段電流源から第4段電流源、・・・の場合 20 の形成面積内に作製された評価サンブル(10-200 個)のトランジスタ出力電流バラツキである。図105 のA領域(形成面積0.5平方ミリメートル以内)内で 形成されたトランジスタには、ほとんど出力電流のバラ ツキがない(ほぼ、誤差範囲の出力電流バラツキしかな い。つまり、一定の出力電流が出力される)。逆にC領 域(形成面積2.4平方ミリメートル以上)では、形成 面積に対する出力電流のバラツキが急激に大きくなる傾 向がある。B領域(形成面積0.5平方ミリメートル以 上2.4平方ミリメートル以下)では、形成面積に対す る出力電流のバラツキはほぼ比例の関係にある。

> 【0609】ただし、出力電流の絶対値は、ウェハごと に異なる。しかし、この問題は、本発明のソースドライ バ回路(IC)14において、基準電流を調整するこ と、あるいは所定値にすることにより対応できる。ま た、カレントミラー回路などの回路工夫で対応できる (解決できる)。

【0610】本発明は、入力デジタルデータ(D)によ り、単位トランジスタ634に流れる電流数を切り替え ることによりソース信号線18に流れる電流量を変化 (制御) する。階調数が64階調以上であれば、1/6 4 = 0.015 であるから、理論的には、 $1 \sim 2\%$ 以内 の出力電流バラツキ以内にする必要がある。なお、1% 以内の出力バラツキは、視覚的には判別することが困難 になり、0.5%以下ではほぼ判別することができない (均一に見える)。

【0611】出力電流バラツキ(%)を1%以内にする ためには、図105の結果に示すようにトランジスタ群 (バラツキの発生を抑制すべきトランジスタ)の形成面 積を2平方ミリメーター以内にする必要がある。 さらに ランジスタ6312bによるゲート電圧が、隣接する第 50 好ましくは、出力電流のバラツキ(つまり、トランジス

タのV t バラツキ) を0.5%以内にすることが好まし い。図105の結果に示すようにトランジスタ群681 の形成面積を1.2平方ミリメーター以内にすればよ い。なお、形成面積とは、縦×横の長さの面積である。 たとえば、一例として、1.2平方ミリメートルでは、 1 mm×1.2 mmである。

【0612】なお、以上は、特に8ビット(256階 調)以上の場合である。256階調以下の場合、たとえ ば、6ビット(64階調)の場合は、出力電流のバラツ キは2%程度であっても良い(画像表示上、実状は問題 がない)。この場合は、トランジスタ群681は、5平 方ミリメートル以内に形成すればよい。また、トランジ スタ群681 (図68では、トランジスタ群681aと 681bの2つを図示している)の両方が、この条件を 満足することを要しない。少なくとも一方が(3つ以上 ある場合は、1つ以上のトランジスタ群681)との条 件を満足するように構成すれば本発明の効果が発揮され る。特に、下位のトランジスタ群681(681aが上 位で、681bが下位の関係)に、関してこの条件を満 足させることが好ましい。画像表示に問題が発生しにく くなるからである。

【0613】以上の事項は本発明の他の実施例において も適用され、また、本発明の表示パネル、アレイ、表示 装置などと組み合わせることができる。

【0614】本発明のソースドライバ回路(IC)14 は、図68に図示するように、親、子、孫というように 少なくとも複数の電流源を多段接続し、かつ各電流源密 配置にしている(もちろん、親、子の2段接続でもよ い)。また、各電流源間(トランジスタ群681間)を 電流受け渡しにしている。具体的には、図68の点線で 30 囲った範囲(トランジスタ群681)を密配置にする。 このトランジスタ群681は電圧受け渡しの関係にあ る。また、親の電流源631と子の電流源632aと は、ソースドライバIC14チップの略中央部に形成ま たは配置する。チップの左右に配置された子の電流源を 構成するトランジスタ632aと、子の電流源を構成す るトランジスタ632bとの距離を比較的短くすること ができるからである。つまり、最上位のトランジスタ群 681aをICチップの略中央部に配置する。そして、 ICチップ14の左右に、下位のトランジスタ群681 bを配置する。好ましくは、この下位のトランジスタ群 681bの個数がICチップの左右で略等しくなるよう に配置または、形成もしくは作製するのである。なお、 以上の事項は、 I C チップ 1 4 に限定されず、低温ある いは高温ポリシリコン技術で基板71に直接形成したソ ースドライバ回路14にも適用される。他の事項も同様 である。

【0615】本発明では、トランジスタ群681aはI Cチップ14の略中央部に1つ構成または配置または形 成あるいは作製されたおり、チップの左右に8個づつト 50 ほぼ適用することができることは言うまでもない。

ランジスタ群681bが形成されている(N=8+8、 図63を参照のこと)。子のトランジスタ群681bは チップの左右に等しくなるように、もしくは、チップの 左側に形成または配置されたトランジスタ群681bの 個数と、チップの右側に形成または配置されたトランジ スタ群681bの個数との差が、4個以内となるように 構成することが好ましい。さらには、チップの左側に形 成または配置されたトランジスタ群681bの個数と、 チップの右側に形成または配置されたトランジスタ群6 81 bの個数との差が、1個以内となるように構成する ことが好ましい。以上の事項は、孫にあたるトランジス タ群(図68では省略されているが)についても同様で

【0616】親電流源631と子電流源632a間は電 圧受け渡し(電圧接続)されている。したがって、トラ ンジスタのVtバラツキの影響を受けやすい。そのた め、トランジスタ群681aの部分を密配置する。この トランジスタ群681aの形成面積を、図105の図示 するように2平方ミリメートル以内の面積に形成する。 さらに好ましくは1.2平方ミリメートル以内に形成す る。もちろん、階調数が64階調以下の場合は、5平方 ミリメートル以内でもよい。

【0617】トランジスタ群681aを子トランジスタ 632b間は電流でデータを受け渡し(電流受け渡し) をしているので、多少、距離は流れても構わない。との 距離の範囲(たとえば、上位のトランジスタ群681a の出力端から下位のトランジスタ681bの入力端まで の距離)は、先に説明したように、第2の電流源(子) を構成するトランジスタ632aと第2の電流源(子) を構成するトランジスタ632bとを、少なくとも10 mm以内の距離に配置する。このましくは8mm以内に 配置または形成する。さらには、5mm以内に配置する ことが好ましい。この範囲であれば、検討によりシリコ ンチップ内で配置されてトランジスタの特性(Vt、モ ビリティ(µ))差が、電流受け渡しではほとんど影響 しないからである。特に、この関係は、下位のトランジ スタ群で実施することが好ましい。たとえば、トランジ スタ群681aが上位で、その下位にトランジスタ群6 81 b、さらにその下位にトランジスタ群681 cがあ れば、トランジスタ群681bとトランジスタ群681 cの電流受け渡しをこの関係を満足させる。したがっ て、すべてのトランジスタ群681がこの関係を満足さ せることに、本発明が限定されるものではない。少なく とも1組のトランジスタ群681がこの関係を満足さえ るようにすればよい。特に、下位の方が、トランジスタ 群681の個数が多くなるからである。

【0618】第3の電流源(孫)を構成するトランジス タ633aと第3の電流源を構成するトランジスタ63 3bについても同様である。なお、電圧受け渡しでも、

換えてもよいことは言うまでもない。電流源631、電流源632などの親電流源、子電流源など基本(根本)となる電流源は図76に図示する領域に電流出力回路704に密集して配置する。密集して配置することにより、各ソース信号線18からの出力バラツキが低減す

る。図76に図示するようにICチップ(回路)14の中央部に電流出力回路704に配置することのより、ICチップ(回路)14の左右に電流源631、632などから電流を均等に分配することが容易となる。したが

124

って、左右の出力バラツキが発生しにくい。 【0626】電流出力回路704は、R、G、Bごとに 形成(配置)し、かつ、このRGBの電流出力回路70 4R、704G、704Bも近接して配置する。また、 各色(R、G、B)ごとに、図73に図示する低電流領 域の基準電流INLを調整し、また、図74に図示する 低電流領域の基準電流INHを調整する(図79も参照 のこと)。したがって、Rの電流出力回路704Rには 低電流領域の基準電流INLを調整するボリウム(もし くは、電圧出力もしくは電流出力の電子ボリウム)65 1RLが配置され、高電流領域の基準電流INHを調整 するボリウム(もしくは、電圧出力もしくは電流出力の 電子ボリウム)651RHが配置される。同様に、Gの 電流出力回路704Gには低電流領域の基準電流INL を調整するボリウム(もしくは、電圧出力もしくは電流 出力の電子ボリウム) 651GLが配置され、高電流領 域の基準電流 I N H を調整するボリウム (もしくは、電 圧出力もしくは電流出力の電子ボリウム)651GHが 配置される。また、Bの電流出力回路704Bには低電 流領域の基準電流INLを調整するボリウム(もしく は、電圧出力もしくは電流出力の電子ボリウム) 651 BLが配置され、高電流領域の基準電流INHを調整す るボリウム(もしくは、電圧出力もしくは電流出力の電 子ボリウム)651BHが配置される。なお、ボリウム 651などは、EL素子15の温特を補償できるよう に、温度で変化するように構成することが好ましい。ま た、図79のガンマ特性で、折れ曲がり点が2点以上あ るときは、各色の基準電流を調整する電子ボリウムある

10 【0627】ICチップの出力端子には、出力バッド761が形成または配置されている。この出力バッドと、表示パネルのソース信号線18とが接続される。出力バッド761は、メッキ技術あるいはネイルヘッドボンダ技術によりバンプ(突起)が形成されている。突起の高さは10μm以上40μm以下の高さにする。

ない。

いは抵抗などは3個以上にしてもよいことは言うまでも

【0628】前記バンプと各ソース信号線18とは導電性接合層(図示せず)を介して電気的に接続されている。導電性接合層は接着剤としてエポキシ系、フェノール系等を主剤とし、銀(Ag)、金(Au)、ニッケル(Ni)、カーボン(C)、酸化錫 (SnO_2) などの

【0619】トランジスタ群681bはチップの左右方向(長手方向、つまり、出力端子761と対面する位置に)に形成または作製あるいは配置されている。トランジスタ群681bはチップの左右方向(長手方向、つまり、出力端子761と対面する位置に)に形成または作製あるいは配置されている。このトランジスタ群681bの個数Mは、本発明では11個(図63を参照)である。

【0620】子電流源632bと孫電流源633a間は電圧受け渡し(電圧接続)されている。そのため、トランジスタ群681aと同様にトランジスタ群681bの部分を密配置する。このトランジスタ群681bの形成面積を、図105の図示するように2平方ミリメートル以内の面積に形成する。さらに好ましくは1.2平方ミリメートル以内に形成する。ただし、このトランジスタ群681b部分のVtが少しでもばらつくと画像として認識されやすい。したがって、ほとんどバラツキが発生しないように、形成面積は図105のA領域(0.5平方ミリメートル以内)にすることが好ましい。

【0621】トランジスタ群681bを孫トランジスタ633aとトランジスタ633b間は電流でデータを受け渡し(電流受け渡し)をしているので、多少、距離は流れても構わない。この距離の範囲についても先の説明と同様である。第3の電流源(孫)を構成するトランジスタ633aと第2の電流源(孫)を構成するトランジスタ633bとを、少なくとも8mm以内の距離に配置する。さらには、5mm以内に配置することが好ましい。

【0622】図69では、前記多段式カレントミラー回路の第1段電流源631に、電流値調整用素子が具備されていることを特徴としている。この構成により、第1段電流源631の電流値を変化させることにより、出力電流をコントロールすることが可能となる。

【0623】図69に、前記電流値制御用素子として、電子ボリウムで構成した場合を示す。電子ボリウムは抵抗691(電流制限および各基準電圧を作成する。抵抗691はポリシリで形成する)、デコーダ692、レベルシフタ693などで構成される。なお、電子ボリウムは電流を出力する。トランジスタ641はアナログスイッチ回路として機能する。

【0624】また、電子ボリウム回路は、EL表示パネルの色数に応じて形成(もしくは配置)する。たとえば、RGBの3原色であれば、各色に対応する3つの電子ボリウム回路を形成(もしくは配置)し、各色を独立に調整できるようにすることが好ましい。しかし、1つの色を基準にする(固定する)場合は、色数-1分の電子ボリウム回路を形成(もしくは配置)する。

【0625】図76は、RGBの3原色を独立に基準電流を制御する抵抗素子651を形成(配置)した構成である。もちろん、抵抗素子651は電子ボリウムに置き 50

フレークを混ぜた物、あるいは紫外線硬化樹脂などであ る。導電性接合層は、転写等の技術でバンブ上に形成す る。また、バンブとソース信号線18とをACF樹脂で 熱圧着される。なお、バンプあるいは出力バッド761 とソース信号線18との接続は、以上の方式に限定する ものではない。また、アレイ基板上にIC14を積載せ ず、フィルムキャリヤ技術を用いてもよい。また、ポリ イミドフィルム等を用いてソース信号線18などと接続 しても良い。

【0629】図69において、入力された4ビットの電 10 流値制御用データ(DI)は、4ビットデコーダ回路6 92でデコードされる(分割数が64必要であれば、6 ビットにすることは言うまでもない。ここでは説明を容 易にするため、4ビットとして説明をする)。その出力 はレベルシフタ回路693により、ロジックレベルの電 圧値からアナログレベルの電圧値に昇圧され、アナログ スイッチ641に入力される。

【0630】電子ボリウム回路の主構成部は、固定抵抗 R0691aと16個の単位抵抗r691bで構成され ている。デコーダ回路692の出力は、16個のアナロ 20 グスイッチ641のいずれかに接続されており、デコー ダ回路692の出力により、電子ボリウムの抵抗値が定 まるように構成されている。すなわち、例えば、デコー ダ回路692の出力が4であれば、電子ボリウムの抵抗 値はR0+5rとなる。この電子ボリウムの抵抗は、第 1段電流源631の負荷となっており、アナログ電源A Vddにプルアップされている。したがって、この電子 ボリウムの抵抗値が変化すると、第1段電流源631の 電流値が変化し、その結果、第2段電流源632の電流 値が変化し、その結果、第3段電流源633の電流値も 変化して、ドライバーICの出力電流はコントロールさ れることになる。

【0631】なお、説明の都合上、電流値制御用データ は4ビットとしたが、これは4ビットに固定されるもの ではなく、ビット数が多ければ多いほど、電流値の可変 数は多くなることは言うまでもない。また、多段式カレ ントミラーの構成を3段として説明したが、これも3段 に固定されるものではなく、任意の段数でもかまわない ことは言うまでもない。

【0632】また、温度変化により、EL素子の発光輝 度が変化するという課題に対して、電子ボリウム回路の 構成として、温度により抵抗値が変化する外付け抵抗6 91aを具備させることが好ましい。温度により抵抗値 が変化する外付け抵抗とは、サーミスタ、ポジスタなど が例示さえる。一般に、素子に流れる電流に応じて輝度 が変化する発光素子は、温度特性を持っており、同じ電 流値を流しても、その発光輝度は温度により変化する。 そこで、温度により抵抗値が変化する外付け抵抗691 aを電子ボリウムに付けることにより、定電流出力の電 流値を温度により変化させることができ、温度が変化し 50 可能となる。なお、完全黒表示を0階調目とし、完全白

ても発光輝度が常に一定にすることができる。

【0633】なお、前記多段式カレントミラー回路が、 赤(R)用、緑(G)用、青(B)用の3系統に分離す ることが好ましい。一般に有機EL等の電流駆動型発光 素子では、R、G、Bで発光特性が異なる。従って、 R、G、Bで同じ輝度にするためには、発光素子に流す 電流値をR、G、Bでそれぞれ調整する必要がある。ま た、有機EL表示パネル等の電流駆動型発光素子では、 R、G、Bで温度特性が異なる。従って、温度特性を補 正するためのサーミスタ等の外部補助素子の特性も、 R、G、Bでそれぞれ調整する必要がある。

126

【0634】本発明では、前記多段式カレントミラー回 路が、R用、G用、B用の3系統に分離されているの で、発光特性や温度特性をR、G、Bでそれぞれ調整す ることができ、最適なホワイトバランスを得ることが可 能である。

【0635】先にも説明しているが、電流駆動方式で は、黒表示時で、画素に書き込む電流が小さい。そのた め、ソース信号線18などに寄生容量があると、1水平 走査期間(1H)に画素16に十分な電流を書き込むと とができないという問題点があった。一般に、電流駆動 型発光素子では、黒レベルの電流値は数 n A 程度と微弱 であるため、その信号値で数10pF程度あると思われ る寄生容量(配線負荷容量)を駆動することは困難であ る。この課題を解決するためには、ソース信号線18に 画像データを書き込む前に、プリチャージ電圧を印加 し、ソース信号線18の電位レベルを画素のTFT11 aの黒表示電流(基本的にはTFT11aはオフ状態) にすることが有効である。このプリチャージ電圧の形成 (作成)には、画像データの上位ビットをデコードする ことにより、黒レベルの定電圧出力を行うことが有効で ある。

【0636】図70に、本発明のプリチャージ機能を有 した電流出力方式のソースドライバ回路(IC)14の 一例を示す。図70では、6ビットの定電流出力回路の 出力段にプリチャージ機能を搭載した場合を示してい る。図70において、プリチャージ制御信号は、画像デ ータD0~D5の上位3ビットD3、D4、D5がすべ てOである場合をNOR回路702でデコードし、水平 同期信号HDによるリセット機能を有するドットクロッ クCLKのカウンタ回路701の出力とのAND回路7 03をとり、一定期間黒レベル電圧Vpを出力するよう に構成されている。他の場合は、図68などで説明した 電流出力段704からの出力電流がソース信号線18に 印加される (ソース信号線18からプログラム電流 Iw を吸収する)。この構成により、画像データが黒レベル に近い0階調目~7階調目の場合、1水平期間のはじめ の一定期間だけ黒レベルに相当する電圧が書き込まれ て、電流駆動の負担が減り、書き込み不足を補うことが

表示を63階調目とする(64階調表示の場合)。 【0637】なお、プリチャージを行う階調は、黒表示 領域に限定すべきである。つまり、書き込み画像データ を判定し、黒領域階調(低輝度、つまり、電流駆動方式 では、書き込み電流が小さい(微小))を選択しプリチ ャージする(選択プリチャージ)。全階調データに対 し、プリチャージすると、今度は、白表示領域で、輝度 の低下(目標輝度に到達しない)が発生する。また、画 像に縦筋が表示される。

【0638】好ましくは、階調データの階調0から1/ 10 8の領域の階調で、選択プリチャージを行う(たとえ ば、64階調の時は、0階調目から7階調目までの画像 データの時、プリチャージを行ってから、画像データを 書き込む)。さらに、好ましくは、階調データの階調0 から1/16の領域の階調で、選択プリチャージを行う (たとえば、64階調の時は、0階調目から3階調目ま での画像データと時、プリチャージを行ってから、画像 データを書き込む)。

【0639】特に黒表示で、コントラストを高くするた めには、階調0のみを検出してプリチャージする方式も 有効である。極めて黒表示が良好になる。問題は、画面 全体が階調1、2の場合に画面が黒浮きして見えること である。したがって、階調データの階調0から1/8の 領域の階調と、一定の範囲で選択プリチャージを行う。 【0640】なお、プリチャージの電圧、階調範囲は、 R、G、Bで異ならせることも有効である。EL表示素 子15は、R、G、Bで発光開始電圧、発光輝度が異な っているからである。たとえば、Rは、階調データの階 調0から1/8の領域の階調で、選択プリチャージを行 う(たとえば、64階調の時は、01階調目から7階調 30 目までの画像データの時、プリチャージを行ってから、 画像データを書き込む)。他の色(G、B)は、階調デ ータの階調0から1/16の領域の階調で、選択プリチ ャージを行う(たとえば、64階調の時は、0階調目か ら3階調目までの画像データと時、プリチャージを行っ てから、画像データを書き込む)などの制御を行う。ま た、プリチャージ電圧も、Rは7(V)であれば、他の 色(G、B)は、7.5(V)の電圧をソース信号線1 8に書き込むようにする。最適なプリチャージ電圧は、 EL表示パネルの製造ロットで異なることが多い。した 40 がって、プリチャージ電圧は、外部ボリウムなどで調整 できるように構成しておくことが好ましい。この調整回 路も電子ボリウム回路を用いることにより容易に実現で きる。

【0641】また、全くプリチャージしない第0モー ド、階調0のみをプリチャージする第1モード、階調0 から階調3の範囲でプリチャージする第2モード、階調 0から階調7の範囲でプリチャージする第3モード、全 階調の範囲でブリチャージする第4モードなどを設定 し、これらをコマンドで切り替えるように構成すること 50 【0646】以上の信号の印加状態により、スイッチ6

が好ましい。これらは、ソースドライバ回路(IC)1 4内においてロジック回路を構成(設計)することによ り容易に実現できる。

128

【0642】図75は選択プリチャージ回路部の具体化 **構成図である。PVはプリチャージ電圧の入力端子であ** る。外部入力あるいは、電子ボリウム回路におり、R、 G、Bで個別のプリチャージ電圧が設定される。なお、 R、G、Bで個別のプリチャージ電圧を設定するとした がこれに限定するものではない。R、G、Bで共通であ ってもよい。プリチャージ電圧は、画素16の駆動TF T11aのVtに相関するものであり、この画素16は R、G、B画素で同一だからである。逆には、画素16 の駆動TFT11aのW/L比などがR、G、Bで異な らせている(異なった設計となっている)場合は、ブリ チャージ電圧を異なった設計に対応して調整することが 好ましい。たとえば、Lが大きくなれば、TFT11a のダイオード特性は悪くなり、ソースードレイン(S D) 電圧は大きくなる。したがって、プリチャージ電圧 は、ソース電位(Vdd)に対して低く設定する必要が 20 ある。

【0643】プリチャージ電圧PVはアナログスイッチ 731に入力されている。このアナログスイッチの₩ (チャンネル幅)はオン抵抗を低減するために、10μ m以上にする必要がある。しかし、あまり₩が大きい と、寄生容量も大きくなるので100μm以下にする。 さらに好ましくは、チャンネル幅Wは15μm以上60 μm以下にすることが好ましい。以上の事項は図75の スイッチ641bのアナログスイッチ731、図73の アナログスイッチ731にも適用される。

【0644】スイッチ641aはプリチャージイネーブ ル(PEN)信号、選択プリチャージ信号(PSL) と、図74のロジック信号の上位3ビット(H5、H 4、H3)で制御される。一例としたロジック信号の上 位3ビット(H5、H4、H3)の意味は、上位3ビッ トが"0"の時に選択プリチャージが実施されるように したためである。つまり、下位3ビットが"1"の時 (階調0から階調7)の時を選択してプリチャージが実 施されるように構成している。

【0645】なお、この選択プリチャージは、階調0の みをプリチャージするとか、階調0から階調7の範囲で プリチャージするとか固定してもよいが、低階調流域 (図79の階調0から階調R1もしくは階調(R1-1))を選択プリチャージするというように、低階調領 域と連動させてもよい。つまり、選択プリチャージは、 低階調領域が階調0から階調R1の時はこの範囲で実施 し、低階調領域が階調りから階調R2の時はこの範囲で 実施するように連動させて実施する。なお、この制御方 式の方が他の方式に比較して、ハード規模が小さくな

41 aがオンオフ制御され、スイッチ641 aオンの 時、プリチャージ電圧PVがソース信号線18に印加さ れる。なお、プリチャージ電圧PVを印加する時間は、 別途形成したカウンタ(図示せず)により設定される。 このカウンタはコマンドにより設定できるように構成さ れている。また、ブリチャージ電圧の印加時間は1水平 走査期間(1H)の1/100以上1/5以下の時間に 設定することが好ましい。たとえば、1Ηが100μ s ecとすれば、1µsec以上20µsecとする。さ らに好ましくは、 2μ sec以上 10μ secとする。 【0647】また、プリチャージ印加時間は、R、G、 Bで異ならせたりすることも良好な結果が得られる。た とえば、Rのプリチャージ時間をG、Bのプリチャージ 時間よりも長くするなどである。これば、有機ELなど では、RGBの各材料で発光開始時間などが異なるから である。また、次にソース信号線18に印加する画像デ ータにより、プリチャージ電圧PV印加時間を可変する ことによっても良好な結果が得られる。たとえば、完全 黒表示の階調0では印加時間を長くし、階調4ではそれ よりも短くするなどである。また、1H前の画像データ 20 と次に印加する画像データの差を考慮して、印加時間を 設定することも良好な結果を得ることができる。たとえ ば、1 H前にソース信号線に画素を白表示にする電流と 書き込み、次の1Hに、画素に黒表示にする電流を書き 込む時は、プリチャージ時間を長くする。黒表示の電流 は微小であるからである。逆に、1H前にソース信号線 に画素を黒表示にする電流と書き込み、次の1日に、白 素に黒表示にする電流を書き込む時は、プリチャージ時 間を短くするか、もしくはプリチャージを停止する(行 わない)。白表示の書き込み電流は大きいからである。 【0648】また、印加する画像データに応じてプリチ ャージ電圧を変化かえることも有効である。黒表示の書 き込み電流は微小であり、白表示の書き込み電流は大き いからである。したがって、低階調領域になるにしたが って、プリチャージ電圧を高く(Vddに対して。な お、画素TFT11aがPチャンネルの時)し、高階調 領域になるにしたがって、プリチャージ電圧を低く(画 素TFT11aがPチャンネルの時) する。 【0649】プログラム電流オープン端子(PO端子)

129

が"0"の時は、スイッチ641bがオフ状態となり、 Ⅰ L端子および I H端子とソース信号線18とは切り離 される(Iout端子が、ソース信号線18と接続され ている)。したがって、プログラム電流 [wはソース信 号線18には流れない。PO端子はプログラム電流Iw をソース信号線に印加している時は、"1"とし、スイ ッチ641bをオンして、プログラム電流Iwをソース 信号線18に流す。

【0650】PO端子に"0"を印加し、スイッチ64 1 bをオープンにする時は、表示領域のいずれの画素行

タ(DO~D5)に基づいて電流をたえず、ソース信号 線18から引き込んでいる。この電流が選択された画素 16のVdd端子からTFT11aを介してソース信号 線18に流れ込む電流である。したがって、いずれの画 素行も選択されていない時は、画素16からソース信号 線18に電流が流れる経路がない。いずれの画素行も選 択されていない時とは、任意の画素行が選択され、次の 画素行が選択されるまでの間に発生する。なお、このよ うないずれの画素(画素行)も選択されず、ソース信号 10 線18に流れ込む(流れ出す)経路がない状態を、全非 選択期間と呼ぶ。

【0651】この状態で、IOUT端子がソース信号線 18に接続されていると、オンしている単位電流源63 4(実際にはオンしているのはD0~D5端子のデータ により制御されるスイッチ641であるが)に電流が流 れる。そのため、ソース信号線18の寄生容量に充電さ れた電荷が放電し、ソース信号線18の電位が、急激に 低下する。

【0652】以上のように、ソース信号線18の電付が 低下すると、本来ソース信号線18に書き込む電流によ り、元の電位まで回復するのに時間を要するようになっ てしまう。

【0653】この課題を解決するため、本発明は、全非 選択期間に、PO端子に"0"を印加し、図75のスイ ッチ641bをオフとして、IOUT端子とソース信号 線18とを切り離す。切り離すことにより、ソース信号 線18から電流源634に電流が流れ込むことはなくな るから、全非選択期間にソース信号線18の電位変化は 発生しない。以上のように、全非選択期間にPO端子を 制御し、ソース信号線18から電流源を切り離すことに より、良好な電流書き込みを実施することができる。

【0654】また、画面に白表示領域(一定の輝度を有 する領域)の面積(白面積)と、黒表示領域(所定以下 の輝度の領域)の面積(黒面積)が混在し、白面積と黒 面積の割合が一定の範囲の時、プリチャージを停止する という機能を付加することは有効である(適正ブリチャ ージ)。この一定の範囲で、画像に縦筋が発生するから である。もちろん、逆に一定の範囲で、プリチャージす るという場合もある。また、画像が動いた時、画像がノ イズ的になるからである。適正プリチャージは、演算回 路で白面積と黒面積に該当する画素のデータをカウント (演算) することにより、容易に実現することができ る。また、適正プリチャージは、R、G、Bで異ならせ ることも有効である。EL表示素子15は、R、G、B で発光開始電圧、発光輝度が異なっているからである。 たとえば、Rは、所定輝度の白面積:所定輝度の黒面積 の比が1:20以上でプリチャージを停止または開始 し、GとBは、所定輝度の白面積:所定輝度の黒面積の 比が1:16以上でプリチャージを停止または開始する も選択されていない時である。電流源634は入力デー 50 という構成である。なお、実験および検討結果によれ

ば、有機EL表示パネルの場合、所定輝度の白面積:所 定輝度の黒面積の比が1:100以上(つまり、黒面積 が白面積の100倍以上)でプリチャージを停止すると とが好ましい。さらには、所定輝度の白面積:所定輝度 の黒面積の比が1:200以上(つまり、黒面積が白面 積の200倍以上)でプリチャージを停止することが好 ましい。

【0655】プリチャージ電圧PVは、画素16の駆動 TFT11aがPチャンネルの場合、Vdd (図1を参 照)に近い電圧をソースドライバ回路(IC)14から 10 92で説明した構成、仕様などと同一または近似であ 出力する必要がある。しかし、このプリチャージ電圧P VがVddに近いほど、ドライバー回路(IC) 14は 高耐圧プロセスの半導体を使用する必要がある(高耐圧 といっても、 $5(V)\sim 10(V)$ であるが、しかし、 5 (V) 耐圧を超えると、半導体プロセス価格は高くな る点が課題である。したがって、5 (V)耐圧のプロセ スを採用することのより高精細、低価格のプロセスを使 用することができる)。

【0656】画素16の駆動用TFT11aのダイオー ド特性が良好で白表示のオン電流が確保した時、5 (V)以下であれば、ソースドライバIC14も5

(V)プロセスを使用できるから問題は発生しない。し かし、ダイオード特性が5 (V)を越えると時、問題と なる。特に、プリチャージは、TFT11aのソース電 圧Vddαに近いプリチャージ電圧PVを印加する必要が あるので、IC14から出力することができなくなる。 【0657】図92は、この課題を解決するパネル構成 である。図92では、アレイ71側にスイッチ回路64 1を形成している。ソースドライバIC14からは、ス イッチ641のオンオフ信号を出力する。このオンオフ 信号は、アレイ71に形成されたレベルシフト回路69 3で昇圧され、スイッチ641をオンオフ動作させる。 なお、スイッチ641およびレベルシフト回路693が 画素のTFTを形成するプロセスで同時に、もしくは順 次に、形成する。もちろん、外付け回路(IC)で別途 形成し、アレイ71上に実装などしてもよい。

【0658】オンオフ信号は、先に説明(図75など) したプリチャージ条件に基づいて、IC14の端子76 1 a から出力される。したがって、ブリチャージ電圧の 印加、駆動方法は図92の実施例においても適用できる ことは言うまでもない。端子761aから出力される電 圧(信号)は、5(V)以下と低い。この電圧(信号) がレベルシフタ回路693でスイッチ641のオンオフ ロジックレベルまで振幅が大きくされる。

【0659】以上のように構成することにより、ソース ドライバ回路(IC) 14はプログラム電流Iwを駆動 できる動作電圧範囲の電源電圧で十分になる。プリチャ ージ電圧PVは、動作電圧が高いアレイ基板71で課題 はなくなる。したがって、プリチャージもVdd電圧ま で十分印加できるようになる。

132

【0660】図89のスイッチ回路641もソースドラ イバ回路(IC)14内に形成(配置)するとなると耐 圧が問題となる。たとえば、画素16のVdd電圧が、 IC14の電源電圧よりも高い場合、IC14の端子7 61にIC14を破壊するような電圧が印加される危険 があるからである。

【0661】この課題を解決する実施例が図91の構成 である。アレイ基板71にスイッチ回路641を形成 (配置)している。スイッチ回路641の構成などは図

【0662】スイッチ641はIC14の出力よりも先 で、かつソース信号線18の途中に配置されている。ス イッチ641がオンすることにより、画素16をプログ **ラムする電流Iwがソースドライバ回路(IC)14に** 流れ込む。スイッチ641がオフすることにより、ソー スドライバ回路(IC)14はソース信号線18から切 り離される。このスイッチ641を制御することによ り、図90に図示する駆動方式などを実施することがで 20 きる。

【0663】図92と同様に端子761aから出力され る電圧(信号)は、5(V)以下と低い。この電圧(信 号)がレベルシフタ回路693でスイッチ641のオン オフロジックレベルまで振幅が大きくされる。

【0664】以上のように構成することにより、ソース ドライバ回路(IC)14はプログラム電流Iwを駆動 できる動作電圧範囲の電源電圧で十分になる。また、ス イッチ641もアレイ71の電源電圧で動作するため、 画素16からVdd電圧がソース信号線18に印加され てもスイッチ641が破壊することはなく、また、ソー スドライバ回路(IC)14が破壊されることもない。 【0665】なお、図91のソース信号線18の途中に 配置(形成)されたスイッチ641とプリチャージ電圧 PV印加用スイッチ641の双方をアレイ基板71に形 成(配置)してもよいことは言うまでもない(図91+ 図92の構成)。

【0666】以前にも説明したが、図1のように画素1 6の駆動用TFT11a、選択TFT(11b、11 c) がPチャンネルTFTの場合は、突き抜け電圧が発 生する。これは、ゲート信号線17aの電位変動が、選 択TFT(11b、11c)のG-S容量(寄生容量) を介して、コンデンサ19の端子に突き抜けるためであ る。Pチャンネルトランジスタ11bがオフするときに はVgh電圧となる。そのため、コンデンサ19の端子 電圧がVdd側に少しシフトする。そのため、トランジ スタ11 a のゲート(G)端子電圧は上昇し、より黒表 示となる。

【0667】しかし、反面、第1階調の完全黒表示は実 現できるが、第2階調などは表示しにくいことになる。 50 もしくは、第1階調から第2階調まで大きく階調飛びが 発生したり、特定の階調範囲で黒つぶれが発生したりす る。

133

【0668】との課題を解決する構成が、図71の構成 である。出力電流値を嵩上げする機能を有することを特 徴としている。嵩上げ回路711の主たる目的は、突き 抜け電圧の補償である。また、画像データが黒レベル 0 であっても、ある程度(数10nA)電流が流れるよう にし、黒レベルの調整にも用いることができる。

【0669】基本的には、図71は、図64の出力段に 嵩上げ回路(図71の点線で囲まれた部分)を追加した 10 テップあたりの電流増加量が複数存在させることであ ものである。図71は、電流値嵩上げ制御信号として3 ビット(KO、K1、K2)を仮定したものであり、こ の3ビットの制御信号により、孫電流源の電流値の0~ 7倍の電流値を出力電流に加算することが可能である。 【0670】以上が本発明のソースドライバ回路(Ⅰ

C) 14の基本的な概要である。以後、さらに詳細に本 発明のソースドライバ回路(IC)14について説明を

【0671】EL素子15に流す電流I(A)と発光輝 度B(nt)とは線形の関係がある。つまり、EL素子 15に流す電流I(A)と発光輝度B(nt)とは比例 する。電流駆動方式では、1ステップ(階調刻み)は、 電流(電流源634(1単位))である。

【0672】人間の輝度に対する視覚は2乗特性をもっ ている。つまり、2乗の曲線で変化する時、明るさは直 線的に変化しているように認識される。しかし、図83 の関係であると、低輝度領域でも高輝度領域でも、EL 素子15に流す電流 I (A)と発光輝度B (nt)とは 比例する。したがって、1ステップきざみづつ変化させ ると、低階調部(黒領域)では、1ステップに対する輝 度変化が大きい(黒飛びが発生する)。高階調部(白領 域)は、ほぼ2乗カーブの直線領域と一致するので、1 ステップに対する輝度変化は等間隔で変化しているよう に認識される。以上のことから、電流駆動方式(1ステ ップが電流きざみの場合)において(電流駆動方式のソ ースドライバ回路(IC) 14において)、黒表示領域 が課題となる。

【0673】との課題に対して、本発明は、図79に図 示するように、低階調領域(階調0(完全黒表示)から 階調(R1))の電流出力の傾きを小さくし、高階調領 40 域(階調(R1)から最大階調(R))の電流出力の傾 きを大きくする。つまり、低階調領域では、1階調あた りに (1ステップ) 増加する電流量と小さくする。高階 調領域では、1階調あたりに(1ステップ)増加する電 流量と大きくする。図79の2つの階調領域で1ステッ プあたりに変化する電流量を異ならせることにより、階 調特性が2乗カーブに近くなり、低階調領域での黒飛び の発生はない。以上の図79などに図示する、階調-電 流特性カーブをガンマカーブと呼ぶ。

【0674】なお、以上の実施例では、低階調領域と高 50

階調領域の2段階の電流傾きとしたが、これに限定する ものではない。3段階以上であっても良いことは言うま でもない。しかし、2段階の場合は回路構成が簡単にな るので好ましいことは言うまでもない。

【0675】本発明の技術的思想は、電流駆動方式のソ ースドライバ回路(IC)などにおいて(基本的には電 流出力で階調表示を行う回路である。したがって、表示 パネルがアクティブマトリックス型に限定されるもので はなく、単純マトリックス型も含まれる。)、階調1ス

【0676】ELなどの電流駆動型の表示パネルは、印 加される電流量に比例して表示輝度が変化する。したが って、本発明のソースドライバ回路(IC)14では、 1つの電流源(1単位)634に流れるもととなる基準 電流を調整することにより、容易に表示パネルの輝度を 調整することができる。

【0677】EL表示パネルでは、R、G、Bで発光効 率が異なり、また、NTSC基準に対する色純度がずれ ている。したがって、ホワイトバランスを最適にするた めにはRGBの比率を適正に調整する必要がある。調整 は、RGBのそれぞれの基準電流を調整することにより 行う。たとえば、Rの基準電流を2μAにし、Gの基準 電流を1.5 μ A にし、B の基準電流を3.5 μ A にす る。基準電流は、なお、本発明のドライバーでは、図6 7の第1段の電流源631のカラントミラー倍率を小さ くし(たとえば、基準電流が1μAであれば、トランジ スタ632 bに流れる電流を1/100の10 n Aにす るなど)、外部から調整する基準電流の調整精度をラフ 30 にできるようにし、かつ、チップ内の微小電流の精度を 効率よく調整できるように構成している。

【0678】図79のガンマカーブを実現できるよう に、低階調領域の基準電流の調整回路と高階調領域の基 準電流の調整回路を具備している。また、RGBで独立 に調整できるように、RGBごとに低階調領域の基準電 流の調整回路と高階調領域の基準電流の調整回路を具備 している。もちろん、1色を固定し、他の色の基準電流 を調整することによりホワイトバランスを調整する時 は、2色(たとえば、Gを固定している場合は、R、

B) を調整する低階調領域の基準電流の調整回路と高階 調領域の基準電流の調整回路を具備させればよい。

【0679】電流駆動方式は、図83にも図示したよう に、ELに流す電流Iと輝度の関係は直線の関係があ る。したがって、RGBの混合によるホワイトバランス の調整は、所定の輝度の一点でRGBの基準電流を調整 するだけでよい。つまり、所定の輝度の一点でRGBの 基準電流を調整し、ホワイトバランスを調整すれば、基 本的には全階調にわたりホワイトバランスがとれてい る。

【0680】しかし、図79のガンマカーブの場合は、

(69)

少し注意が必要である。まず、RGBのホワイトバラン スを取るためには、ガンマカーブの折れ曲がり位置(階 調R1)をRGBで同一にする必要がある(逆に言え ば、電流駆動方式では、ガンマカーブの相対的な関係を RGBで同一にできるということになる)。また、低階 調領域の傾きと高階調領域の傾きとの比率をRGBで、 一定にする必要がある(つまり、電流駆動方式では、ガ ンマカーブの相対的な関係をRGBで同一にできるとい うことになる)。たとえば、低階調領域で1階調あたり 10 n A 増加(低階調領域でのガンマカーブの傾き) し、高階調領域で1階調あたり50nA増加(高階調領 域でのガンマカーブの傾き) する(なお、高階調領域で 1階調あたり電流増加量/低階調領域で1階調あたり電 流増加量をガンマ電流比率と呼ぶ。この実施例では、ガ ンマ電流比率は、50nA/10nA=5である)。す ると、RGBでガンマ電流比率を同一にする。つまり、 RGBでは、ガンマ電流比率を同一にした状態でEL素 子15に流れる電流を調整するように構成する。

135

【0681】図80ではそのガンマカーブの例である。図80(a)では、低階調部と高階調部とも1階調あた 20りの電流増加が大きい。図80(b)では、低階調部と高階調部とも1階調あたりの電流増加は図80(a)に比較して小さい。ただし、図80(a)、図80(b)ともガンマ電流比率は同一にしている。このようにガンマ電流比率を、RGBで同一に維持したまま調整することは、各色ごとに、低階調部に印加する基準電流を発生する定電流回路と、高階調部に印加する基準電流を発生する定電流回路とを作製し、これらを相対的に流す電流を調整するボリウムを作製(配置)すればよいからである。

【0682】図77はガンマ電流比率を維持したまま、出力電流を可変する回路構成である。電流制御回路772で低電流領域の基準電流源771Lと高電流領域の基準電流源771Hとのガンマ電流比率を維持したまま、電流源633L、633Hに流れる電流を変化させる。【0683】また、図78に図示するように、ICチップ(回路)14内に形成した温度検出回路781で相対的な表示パネルの温度を検出することが好ましい。有機EL素子は、RGBを構成する材料により温度特性が異なるからである。との温度の検出は、バイボーラトランジスタの接合部の状態が温度により変化し、出力電流が温度により変化することを利用する。との検出した温度を各色ごとに配置(形成)した温度制御回路782にフィードバックし、電流制御回路772により温度補償を行る

【0684】なお、ガンマ比率は、検討により、3以上10以下の関係にすることが適切である。さらに好ましくは、4以上8以下の関係にすることが適切である。特にガンマ電流比率は5以上7以下の関係を満足させることが好ましい。これを第1の関係と呼ぶ。

【0685】また、低階調部と高階調部との変化ポイン ト (図79の階調R1)は、最大階調数Kの1/32以 上1/4以下に設定するのが適切である(たとえば、最 大階調数Kが6ビットの64階調とすれば、64/32 = 2 階調番目以上、64/4=16階調番目以下にす る)。さらに好ましくは、低階調部と高階調部との変化 ポイント(図79の階調R1)は、最大階調数Kの1/ 16以上1/4以下に設定するのが適切である(たとえ ば、最大階調数Kが6ビットの64階調とすれば、64 10 / 16 = 4 階調番目以上、64/4=16 階調番目以下 にする)。さらに好ましくは、最大階調数Kの1/10 以上1/5以下に設定するのが適切である(なお、計算 により小数点以下が発生する場合は切り捨てる。たとえ ば、最大階調数Kが6ビットの64階調とすれば、64 ✓10=6階調番目以上、64/5=12階調番目以下 にする)。以上の関係を第2の関係と呼ぶ。なお、以上 の説明は、2つの電流領域のガンマ電流比率の関係であ る。しかし、以上の第2の関係は、3つ以上の電流領域 のガンマ電流比率がある(つまり、折れ曲がり点が2箇 所以上ある)場合にも適用される。つまり、3つ以上の 傾きに対し、任意の2つの傾きに対する関係に適用すれ ばよい。

【0686】以上の第1の関係と第2の関係の両方を同時に満足させることにより、黒飛びがなく良好な画像表示を実現できる。

【0687】図82は、本発明の電流駆動方式のソースドライバ回路(IC)14を1つの表示パネルに複数個用いた実施例である。本発明のソースドライバIC14は複数のドライバーIC14を用いることを想定した、30スレーブ/マスター(S/M)端子を具備している。S/M端子をHレベルにすることによりマスターチップとして動作し、基準電流出力端子(図示せず)から、基準電流を出力する。この電流がスレーブのIC14(14a、14c)の図73、図74のINL、INH端子に流れる電流となる。S/M端子をLレベルにすることによりIC14はスレーブチップとして動作し、基準電流入力端子(図示せず)から、マスターチップの基準電流を受け取る。この電流が図73、図74のINL、INH端子に流れる電流となる。

1 【0688】基準電流入力端子、基準電流出力端子間で受け渡される基準電流は、各色の低階調領域と高階調領域の2系統である。したがって、RGBの3色では、3×2で6系統となる。なお、上記の実施例では、各色2系統としたがこれに限定するものではなく、各色3系統以上であっても良い。

【0689】本発明の電流駆動方式では、図81に図示するように、折れ曲がり点(階調R1など)を変更できるように構成している。図81(a)では、階調R1で低階調部と高階調部とを変化させ、図81(b)では、50 階調R2で低階調部と高階調部とを変化させている。こ

(70)

のように、折れ曲がり位置を複数箇所で変化できるよう にしている。

【0690】具体的には、本発明では64階調表示を実現できる。折れ曲がり点(R1)は、なし、2階調目、4階調目、8階調目、16階調目としている。なお、完全黒表示を階調0としているため、折れ曲がり点は2、4、8、16となるのであって、完全に黒表示の階調を階調1とするのであれば、折れ曲がり点は、3、5、9、17、33となる。以上のように、折れ曲がり位置を2の倍数の箇所(もしくは、2の倍数+1の箇所:完 10全黒表示を階調1とした場合)でできるように構成することにより、回路構成が容易になるという効果が発生する。

【0691】図73は低電流領域の電流源回路部の構成図である。また、図74は高電流領域の電流源部および嵩上げ電流回路部の構成図である。図73に図示するように低電流源回路部は基準電流INLが印加され、基本的にはこの電流が単位電流となり、入力データL0~L4により、電流源634が必要個数動作し、その総和として低電流部のプログラム電流IwLが流れる。

【0692】また、図74に図示するように高電流源回路部は基準電流INHが印加され、基本的にはこの電流が単位電流となり、入力データH0~L5により、電流源634が必要個数動作し、その総和として低電流部のプログラム電流IWHが流れる。

【0693】嵩上げ電流回路部も同様であって、図74 に図示するように基準電流INHが印加され、基本的にはこの電流が単位電流となり、入力データAK0~AK2により、電流源634が必要個数動作し、その総和として嵩上げ電流に対応する電流IWKが流れるソース信30号線18に流れるプログラム電流IWはIW=IWH+IWL+IWKである。なお、IWHとIWLの比率、つまりガンマ電流比率は、先にも説明した第1の関係を満足させるようにする。

【0694】なお、図73、図74に図示するようにオンオフスイッチ641は、インバータ732とPチャンネルトランジスタとNチャンネルトランジスタからなるアナログスイッチ731から構成される。このようにスイッチ641を、インバータ732とPチャンネルトランジスタとNチャンネルトランジスタからなるアナログ 40スイッチ731から構成することにより、オン抵抗を低下することができ、電流源634とソース信号線18間の電圧降下が極めて小さくすることができる。

【0695】図73の低電流回路部と図74の高電流回路部の動作について説明をする。本発明のソースドライバ回路(IC)14は、低電流回路部L0~L4の5ビットで構成され、高電流回路部H0~H5の6ビットで構成される。なお、回路の外部から入力されるデータはD0~D5の6ビット(各色64階調)である。この6ビットデータをL0~L4の5ビット、高電流回路部H50

38

 $0\sim$ H5の6ビットに変換してソース信号線に画像データに対応するプログラム電流 I wを印加する。つまり、入力6ビットデータを、5+6=1 I ビットデータに変換をしている。したがって、高精度のガンマカーブを形成できる。

【0696】以上のように、入力6ビットデータを、5 +6=11ビットデータに変換をしている。本発明では、高電流領域の回路のビット数(H)は、入力データ(D)のビット数と同一にし、低電流領域の回路のビット数(L)は、入力データ(D)のビット数-1としている。なお、低電流領域の回路のビット数(L)は、入力データ(D)のビット数-2としてもよい。このように構成することにより、低電流領域のガンマカーブと、高電流領域のガンマカーブとが、EL表示パネルの画像表示に最適になる。

【0697】以下、低電流領域の回路制御データ(L0~L4)と高電流領域の回路制御データ(H0~H4)との制御方法について、図84から図86を参照しながら説明をする。

0 【0698】本発明は図73の図73のL4端子に接続された、電流源634aの動作に特徴がある。この634aは1単位の電流源となる1つのトランジスタで構成されている。このトランジスタをオンオフさせることにより、プログラム電流 I wの制御(オンオフ制御)が容易になる。

【0699】図84は、低電流領域と高電流領域を階調4で切り替える場合の低電流側信号線(L)と高電流側信号線(H)との印加信号である。なお、図84から図86において、階調0から18まで図示しているが、実際は63階調目まである。したがって、各図面において階調18以上は省略している。また、表の"1"の時にスイッチ641がオンし、該当電流源634とソース信号線18とが接続され、表の"0"の時にスイッチ641がオフするとしている。

【0700】図84において、完全黒表示の階調0の場合は、($L0\sim L4$)=(0、0、0、0、00)であり、($H0\sim H5$)=(0、0、0、00、00)である。したがって、すべてのスイッチ641はオフ状態であり、ソース信号線18にはプログラム電流 I w = 0 である。

【0701】階調1では、(L0~L4) = (1、0、0、0、0、0)であり、(H0~H5) = (0、0、0、0、0、0、0、0)である。したがって、低電流領域の1つの単位電流源634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

【0702】階調2では、(L0~L4) = (0、1、0、0、0)であり、(H0~H5) = (0、0、0、0、0、0、0)である。したがって、低電流領域の2つの単位電流源634がソース信号線18に接続されている。高

電流領域の単位電流源はソース信号線18には接続され ていない。

【0703】階調3では、(L0~L4) = (1、1、 0.0.0) 0.0) 0.00. 0.00. 0、0)である。したがって、低電流領域の2つのスイ ッチ641La、641Lbがオンし、3つの単位電流 源634がソース信号線18に接続されている。高電流 領域の単位電流源はソース信号線18には接続されてい ない。

[0704]階調4では、($L0\sim L4$) = (1, 1、 0.0.1) $cap (H0 \sim H5) = (0.0.0.$ 0、0)である。したがって、低電流領域の3つのスイ ッチ641La、641Lb、641Leがオンし、4 つの単位電流源634がソース信号線18に接続されて いる。高電流領域の単位電流源はソース信号線18には 接続されていない。

【0705】階調5以上では、低電流領域(L0~L 4) = (1, 1, 0, 0, 1) は変化がない。しかし、 高電流領域において、階調5では(H0~H5) = オンし、高電流領域の1つの単位電流源641がソース 信号線18と接続されている。また、階調6では(HO \sim H5) = (0, 1, 0, 0, 0) σ obj, $\lambda = 0$ 41 H b がオンし、高電流領域の2つの単位電流源64 1がソース信号線18と接続される。同様に、階調7で は $(H0\sim H5) = (1, 1, 0, 0, 0)$ であり、2 つのスイッチ641Haスイッチ641Hbがオンし、 高電流領域の3つの単位電流源641がソース信号線1 8と接続される。さらに、階調8では(H0~H5)= (0, 0, 1, 0, 0) (0, 0, 1) (0, 0, 1) (0, 0, 1)Hcがオンし、高電流領域の4つの単位電流源641が ソース信号線18と接続される。以後、図84のように 順次スイッチ641がオンオフし、プログラム電流 Iw がソース信号線18に印加される。

【0706】以上の動作で特徴てきなのは、折れ曲がり 点(低電流領域と高電流領域の切り換わり点、正確に は、プログラム電流Iwとしては、高電流領域の階調の 場合、低電流IwLが加算されているので、切換り点と いう表現は正しくない(また、嵩上げ電流IwKも加算 される)。つまり、高階調部の階調では、低階調部の電 40 流に加算されて、高階調部のステップ(階調)に応じた 電流がプログラム電流 Iwとなっているのである。1ス テップの階調(電流が変化する点あるいはポイントもし くは位置というべきであろう)を境として、低電流領域 の制御ビット(L)が変化しない点である。また、この 時、図73のL4端子に"1"となり、スイッチ641 eがオンし、トランジスタ634aに電流が流れている 点である。したがって、図84の階調4では低階調部の 単位トランジスタ(電流源)634が4個動作してい

(電流源) 634が4個動作し、かつ高階調部のトラン ジスタ(電流源)634が1個動作している。以後同様 に、階調6では、低階調部の単位トランジスタ(電流 源) 634が4個動作し、かつ高階調部のトランジスタ (電流源) 634が2個動作する。したがって、折れ曲 がりポイントである階調5以上では、折れ曲がりポイン ト以下の低階調領域の電流源634が階調分(この場 合、4個)オンし、これに加えて、順次、高階調部の電 流源634が階調に応じた個数順次オンしていく。

【0707】したがって、図73のL4端子のトランジ スタ634aの1個は有用に作用していることがわか る。このトランジスタ634aがないと、階調3の次 に、高階調部のトランジスタ634が1個オンする動作 になる。そのため、切り替わりポイントが4、8、16 というように2の乗数にならない。2の乗数は1信号に みが"1"となった状態である。したがって、2の重み 付けの信号ラインが"1"となったという条件判定がや りやすい。そのため、条件判定のハード規模が小さくす ることができる。つまり、ICチップの論理回路が簡略 (1.0.0.0.0)であり、スイッチ641 Haが 20 化し、結果としてチップ面積小さい 1 Cを設計できるの である(低コスト化が可能である)。

> 【0708】図85は、低電流領域と高電流領域を階調 8で切り替える場合の低電流側信号線(L)と高電流側 信号線(H)との印加信号の説明図である。

> 【0709】図85において、完全黒表示の階調0の場 合は、図84と同様であり、(L0~L4) = (0、 0, 0, 0, 0) $cap (H0 \sim H5) = (0, 0, 0)$ 0, 0, 0 case obtained by 0, 0, 0 case of 0, 041はオフ状態であり、ソース信号線18にはプログラ ム電流Iw=0である。

【0710】同様に階調1では、(L0~L4)= (1, 0, 0, 0, 0) $(H0 \sim H5) =$

(0,0,0,0,0)である。したがって、低電流領 域の1つの単位電流源634がソース信号線18に接続 されている。高電流領域の単位電流源はソース信号線1 8には接続されていない。

[0711]階調2では、($L0\sim L4$) = (0,1、 0, 0, 0 observed (H0~H5) = (0, 0, 0, 0、0)である。したがって、低電流領域の2つの単位 電流源634がソース信号線18に接続されている。高 電流領域の単位電流源はソース信号線18には接続され ていない。

【0712】階調3では、(L0~L4) = (1、1、 0, 0, 0) $cap (H0 \sim H5) = (0, 0, 0, 0)$ 0、0)である。したがって、低電流領域の2つのスイ ッチ641La、641Lbがオンし、3つの単位電流 源634がソース信号線18に接続されている。 高電流 領域の単位電流源はソース信号線18には接続されてい ない。

る。そして、階調5では、低階調部の単位トランジスタ 50 【0713】以下も同様に、階調4では、($L0\sim L$

4) = (0, 0, 1, 0, 0) であり、 $(H0\sim H5)$ = (0, 0, 0, 0, 0) である。また、階調5では、 $(L0\sim L4) = (1, 0, 1, 0, 0)$ であり、 $(H0\sim H5) = (0, 0, 0, 0, 0)$ である。階調6では、 $(L0\sim L4) = (0, 1, 1, 0, 0)$ であり、 $(H0\sim H5) = (0, 0, 0, 0, 0)$ である。また、階調7では、 $(L0\sim L4) = (1, 1, 1, 0, 0)$ であり、 $(H0\sim H5) = (0, 0, 0, 0, 0, 0)$ である。

【 0 7 1 4 】 階調8が切り替わりポイント(折れ曲がり位置)である。階調8では、(L 0~L 4)=(1、1、1、0、1)であり、(H 0~H 5)=(0、0、0、0、0)である。したがって、低電流領域の4つのスイッチ641La、641Lb、641Lc、641Leがオンし、8つの単位電流源634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18に接続されていない。

【0715】階調8以上では、低電流領域(L0~L4)= (1、1、1、0、1)は変化がない。しかし、 高電流領域において、階調9では(H0~H5)= (1、0、0、0、0)であり、スイッチ641Haが オンし、高電流領域の1つの単位電流源641がソース 信号線18と接続されている。

【0716】以下、同様に、階調ステップに応じて、高電流領域のトランジスタ634の個数が1個ずつ増加する。つまり、階調10では(H0~H5)= (0、1、0、0、0、0)であり、スイッチ641Hbがオンし、高電流領域の2つの単位電流源641がソース信号線18と接続される。同様に、階調11では(H0~H5)= (1、1、0、0、0)であり、2つのスイッチ641Haスイッチ641Hbがオンし、高電流領域の3つの単位電流源641がソース信号線18と接続される。さらに、階調12では(H0~H5)= (0、0、1、0、0)であり、1つのスイッチ641Hcがオンし、高電流領域の4つの単位電流源641がソース信号線18と接続される。以後、図84のように順次スイッチ641がオンオフし、プログラム電流Iwがソース信号線18に印加される。

【0717】図86は、低電流領域と高電流領域を階調 16で切り替える場合の低電流側信号線(L)と高電流 40 側信号線(H)との印加信号の説明図である。この場合 も図84、図85と基本的な動作は同じである。

【0718】つまり、図86において、完全黒表示の階調0の場合は、図85と同様であり、(L0~L4)= (0、0、0、0、0)であり、(H0~H5)= (0、0、0、0、0)である。したがって、すべてのスイッチ641はオフ状態であり、ソース信号線18にはプログラム電流 Iw=0である。同様に階調1から階調16までは、高階調領域の(H0~H5)= (0、0、0、0、0)である。したがって、低電流領域の1

つの単位電流源634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。つまり、低階調領域の($L0\sim L4$)のみが変化する。

【0719】つまり、階調1では、(L0~L4)=
(1、0、0、0、0)であり、階調2では、(L0~
L4)=(0、1、0、0、0)であり、階調3では、
(L0~L4)=(1、1、0、0、0)であり、階調
2では、(L0~L4)=(0、0、1、0、0)であ
10 る。以下階調16まで順欠カウントされる。つまり、階
調15では、(L0~L4)=(1、1、1、1、0)であり、階調16では、(L0~L4)=(1、1、1、1、0)であり、階調16では、(L0~L4)=(1、1、1、1、1)である。階調16では、階調を示すD0~
D5の5ビット目(D4)のみが1本オンするため、データD0~D5の表現している内容が16であるということが、1データ信号線(D4)の判定で決定できる。したがって、論理回路のハード規模が小さくすることができる。

【0720】階調16が切り替わりポイント(折れ曲が り位置)である(もしくは階調17が切り替わりポイントというべきであるかもしれないが)。階調16では、 (L0~L4) = (1、1、1、1、1)であり、(H0~H5) = (0、0、0、0、0)である。したがって、低電流領域の4つのスイッチ641La、641Lb、641Lc、641d、641Leがオンし、16つの単位電流源634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18に接続されていない。

【0721】階調16以上では、低電流領域(L0~L 4) = (1, 1, 1, 0, 1)は変化がない。しかし、 高電流領域において、階調17では(H0~H5)= (1,0,0,0) であり、スイッチ641 Haが オンし、高電流領域の1つの単位電流源641がソース 信号線18と接続されている。以下、同様に、階調ステ ップに応じて、高電流領域のトランジスタ634の個数 が1個ずつ増加する。つまり、階調18では(H0~H 5) = (0, 1, 0, 0, 0) (0, 0, 0) (0, 0, 0) (0, 0, 0)Hbがオンし、高電流領域の2つの単位電流源641が ソース信号線18と接続される。同様に、階調19では $(H0\sim H5) = (1, 1, 0, 0, 0)$ rab, 20 のスイッチ641Haスイッチ641Hbがオンし、高 電流領域の3つの単位電流源641がソース信号線18 と接続される。さらに、階調20では(H0~H5)= (0, 0, 1, 0, 0) (0, 0, 1) (0, 0, 1) (0, 0, 1)Hcがオンし、高電流領域の4つの単位電流源641が ソース信号線18と接続される。

【0722】以上のように、切り替わりポイント(折れ曲がり位置)で、2の乗数の個数の電流源(1単位)634がオンもしくはソース信号線18と接続(逆に、オ50フとなる構成も考えられる)ように構成するロジック処

理などがきわめて容易になる。たとえば、図84に図示 するように折れ曲がり位置が階調4(4は2の乗数であ る)であれば、4個の電流源(1単位)634が動作な どするように構成する。そして、それ以上の階調では、 高電流領域の電流源(1単位)634が加算されるよう に構成する。また、図85に図示するように折れ曲がり 位置が階調8(8は2の乗数である)であれば、8個の 電流源(1単位)634が動作などするように構成す る。そして、それ以上の階調では、髙電流領域の電流源 (1単位) 634が加算されるように構成する。本発明 10 の構成を採用すれば、64階調に限らず(16階調:4 096色、256階調:1670万色など)、あらゆる 階調表現で、ハード構成が小さなガンマ制御回路を構成 できる。

【0723】なお、図84、図85、図86で説明した 実施例では、切り替わりポイントの階調が2の乗数とな るとしたが、これは、完全黒階調が階調0とした場合で ある。階調1を完全黒表示とする場合は、+1する必要 がある。しかし、これらは便宜上の事項である。本発明 で重要なのは、複数の電流領域(低電流領域、高電流領 域など)を有し、その切り替わりポイントを信号入力が 少なく判定(処理)できるように構成することである。 その一例として、2の乗数であれば、1信号線を検出す るだけでよいからハード規模が極めて小さくなるという 技術的思想である。また、その処理を容易にするため、 電流源634aを付加する。

【0724】したがって、負論理であれば、2、4、8 ・・・ではなく、階調1、3、7、15・・・で切り替 わりポイントとすればよい。また、階調0を完全黒表示 としたが、これに限定するものではない。たとえば、6 30 4階調表示であれば、階調63を完全黒表示状態とし、 階調0を最大の白表示としてもよい。この場合は、逆方 向に考慮して、切り替わりポイントを処理すればよい。 したがって、2の乗数から処理上、異なる構成となる場 合がある。

【0725】また、切り替わりポイント(折れ曲がり位 置)が1つのガンマカーブに限定されるものではない。 折れ曲がり位置が複数存在しても本発明の回路を構成す ることができる。たとえば、折れ曲がり位置が階調4と 階調16に設定することができる。また、階調4と階調 40 16と階調32というように3ポイント以上に設定する こともできる。

【0726】また、以上の実施例は、階調が2の乗数に 設定するとして説明をしたが、本発明はこれに限定する ものではない。たとえば、2の乗数の2と8(2+8= 10階調目、つまり、判定に要する信号線は2本)で折 れ曲がり点を設定してもよい。それ以上の2の乗数の2 と8と16(2+8+16=26階調目、つまり、判定 に要する信号線は3本)で折れ曲がり点を設定してもよ い。この場合は、多少判定あるいは処理に要するハード 50 用TFT11aを介して、ソース信号線18にプログラ

規模が大きくなるが、回路構成上、十分に対応すること ができる。また、以上の説明した事項は本発明の技術的 範疇に含まれることは言うまでもない。

【0727】図87に図示するように、本発明のソース ドライバ回路(IC)14は3つの部分の電流出力回路 704から構成されている。高階調領域で動作する高電 流領域電流出力回路704aであり、低電流領域および 高階調領域で動作する低電流領域電流出力回路704b であり、嵩上げ電流を出力する電流嵩上げ電流出力回路 704bである。

【0728】高電流領域電流出力同路704aと電流嵩 上げ電流出力回路704cは高電流を出力する基準電流 源771aを基準電流として動作し、低電流領域電流出 力回路704bは低電流を出力する基準電流源771b を基準電流として動作する。

【0729】なお、先にも説明したが、電流出力回路7 04は、高電流領域電流出力回路704a、低電流領域 電流出力回路704b、電流嵩上げ電流出力回路704 cの3つに限定するものではなく、高電流領域電流出力 回路704aと低電流領域電流出力回路704bの2つ でもよく、また、3つ以上の電流出力回路704から構 成してもよい。また、基準電流源771はそれぞれの電 流領域電流出力回路704に対応して配置または形成し てもよく、また、すべての電流領域電流出力回路704 に共通にしてもよい。

【0730】以上の電流出力回路704が階調データに 対応して、内部のトランジスタ634が動作し、ソース 信号線18から電流を吸収する。前記とトランジスタ6 34は、1水平走査期間(1H)信号に同期して動作す る。つまり、1 Hの期間の間、該当する階調データに基 づく電流を入力する(トランジスタ634がNチャンネ ルの場合)。

【0731】一方、ゲートドライバ回路12も1H信号 に同期して、基本的には1本のゲート信号線17aを順 次選択する。つまり、1H信号に同期して、第1H期間 にはゲート信号線17a(1)を選択し、第2H期間に はゲート信号線17a(2)を選択し、第3H期間には ゲート信号線17a(3)を選択し、第4H期間にはゲ ート信号線 1 7 a (4)を選択する。

【0732】しかし、第1のゲート信号線17aが選択 されてから、次の第2のゲート信号線17aが選択され る期間には、どのゲート信号線17aも選択されない期 間(非選択期間、図88のt1を参照)を設ける。非選 択期間は、ゲート信号線17aの立ち上がり期間、立下 り期間が必要であり、TFT11dのオンオフ制御期間 を確保するために設ける。

【0733】いずれかのゲート信号線17aにオン電圧 が印加され、画素16のTFT11b、TFT11cが オンしていれば、Vdd電源(アノード電圧)から駆動

ム電流Iwが流れる。このプログラム電流Iwがトラン ジスタ634に流れる(図88のt2期間)。なお、ソ ース信号線18には寄生容量Cが発生している(ゲート 信号線とソース信号線とのクロスポイントの容量などに より寄生容量が発生する)。

【0734】しかし、いずれのゲート信号線17aも選 択されていない(非選択期間 図88のt1期間)はT FT11aを流れる電流経路がない。トランジスタ63 4は電流を流すから、ソース信号線18の寄生容量から 電荷を吸収する。そのため、ソース信号線18の電位が 10 低下する(図88のAの部分)。ソース信号線18の電 位が低下すると、次の画像データに対応する電流を書き 込むのに時間がかかる。

【0735】との課題に解決するため、図89に図示す るように、ソース端子761との出力端にスイッチ64 1aを形成する。また、嵩上げ電流電流出力回路704 cの出力段にスイッチ641bを形成または配置する。 【0736】非選択期間t1に、制御端子S1に制御信 号を印加し、スイッチ641aをオフ状態にする。選択 期間t2ではスイッチ641aをオン状態(導通状態) にする。オン状態の時にはプログラム電流【w=【wH + I w L + I w K が流れる。スイッチ641 a をオフに すると「w電流は流れない。したがって、図90に図示 するように図88のAのような電位に低下(変化はな い)。なお、スイッチ641のアナログスイッチ731 のチャンネル幅Wは、 10μ m以上 100μ m以下にす る。このアナログスイッチの♥ (チャンネル幅) はオン 抵抗を低減するために、10 μm以上にする必要があ る。しかし、あまり₩が大きいと、寄生容量も大きくな ンネル幅Ψは15μm以上60μm以下にすることが好 ましい。

【0737】スイッチ641bは低階調表示のみに制御 するスイッチである。低階調表示 (黒表示) 時は、画素 16のTFT11aのゲート電位はVddに近くする必 要がある(したがって、黒表示では、ソース信号線18 の電位はVdd近くにする必要がある)。また、黒表示 では、プログラム電流Iwが小さく、図88のAように 一度、電位が低下してしまうと、正規の電位に復帰する のに長時間を要する。

【0738】そのため、低階調表示の場合は、非選択期 間t1が発生することを避けなくてはならない。逆に、 高階調表示では、プログラム電流Iwが大きいため、非 選択期間 t 1 が発生しても問題がない場合が多い。した がって、本発明では、高階調表示の画像書き込みでは、 非選択期間でもスイッチ641a、スイッチ641bの 両方をオンさせておく。また、嵩上げ電流IwKも切断 しておく必要がある。極力黒表示を実現するためであ る。低階調表示の画像書き込みでは、非選択期間ではス イッチ641aをオンさせておき、スイッチ641bは 50 ウムにより、基準電流が調整されて印加される。なお、

オフするというように駆動する。スイッチ641bは端 子S2で制御する。

【0739】もちろん、低階調表示および高階調表示の 両方で、非選択期間 t 1にスイッチ641aをオフ(非 導通状態)、スイッチ641bはオン(導通)させたま まにするという駆動を実施してもよい。もちろん、低階 調表示および高階調表示の両方で、非選択期間 t 1 にス イッチ641a、スイッチ641bの両方をオフ(非導 通)させた駆動を実施してもよい。

【0740】いずれにしても、制御端子S1、S2の制 御でスイッチ641を制御できる。なお、制御端子S 1、S2はコマンド制御で制御する。

【0741】たとえば、制御端子S2は非選択期間t1 をオーバーラップするようにt3期間を"0"ロジック レベルとする。このように制御にすることにより、図8 8のAの状態は発生しない。また、階調が一定以上の黒 表示レベルの時は、制御端子S1を"0"ロジックレベ ルとする。すると、嵩上げ電流IwKは停止し、より黒 表示を実現できる。

【0742】以上の実施例は、表示パネルに1つのソー 20 スドライバIC14を積載することを前提に実施例とし て説明した。しかし、本発明はこの構成に限定されるも のではない。ソースドライバIC14を1つの表示パネ ルに複数積載する構成でもよい。たとえば、図93は3 つのソースドライバ [C 1 4 を積載した表示パネルの実 施例である。

【0743】本発明のソースドライバIC14は、図7 3、図74、図76、図77などでも説明したように、 少なくとも低階調領域の基準電流と、高階調領域の基準 るので 100μ m以下にする。さらに好ましくは、チャ 30 電流の2系統を具備する。このことは、図82でも説明 をした。

> 【0744】図82でも説明したように、本発明の電流 駆動方式のソースドライバ回路(IC)14は複数のド ライバーIC14を用いることを想定した、スレーブ/ マスター(S/M)端子を具備している。S/M端子を Hレベルにすることによりマスターチップとして動作 し、基準電流出力端子(図示せず)から、基準電流を出 力する。もちろん、S/M端子のロジックは逆極性でも よい。また、ソースドライバIC14へのコマンドによ り切り替えても良い。基準電流は可スケート電流接続線 931で伝達される。S/M端子をLレベルにすること により I C 1 4 はスレーブチップとして動作し、基準電 流入力端子(図示せず)から、マスターチップの基準電 流を受け取る。この電流が図73、図74のINL、I NH端子に流れる電流となる。

> 【0745】基準電流はICチップ14の中央部(真中 部分)の電流出力回路704で発生させる。マスターチ ップの基準電流は外部から外付け抵抗、あるいはIC内 部に配置あるいは構成された電流きざみ方式の電子ボリ

(75)

ICチップ14の中央部にはコントロール回路(コマンドデコーダなど)なども形成(配置)される。基準電流源をチップの中央部に形成するのは、基準電流発生回路とプログラム電流出力端子761までの距離を極力短くするためである。

【0746】図93の構成では、マスターチップ14bより基準電流が2つのスレーブチップ(14a、14c)に伝達される。スレーブチップは基準電流を受け取り、この電流を基準として、親、子、孫電流を発生させる。なお、マスターチップ14bがスレーブチップに受10け渡す基準電流は、カレントミラー回路の電流受け渡しにより行う(図67を参照のこと)。電流受け渡しを行うことにより、複数のチップで基準電流のずれはなくなり、画面の分割線が表示されなくなる。

【0747】図94は基準電流の受け渡し端子位置を概念的に図示している。ICチップの中央部に配置されて信号入力端子941iに基準電流信号線932が接続されている。この基準電流信号線932に印加される電流(なお、電圧の場合もある。図76を参照のこと)は、EL材料の温特補償がされている。また、EL材料の寿20命劣化による補償がされている。

【0748】基準電流信号線932に印加された電流 (電圧)に基づき、チップ14内で各電流源(631、 632、633、634)を駆動する。この基準電流が カレントミラー回路を介して、スレーブチップへの基準 電流として出力される。スレーブチップへの基準電流は 端子941のから出力される。端子941のは基準電流 発生回路704の左右に少なくとも1個以上配置(形成)される。図94では、左右に2個づつ配置(形成)されている。この基準電流が、カスケード信号線931 30 a1、931a2、931b1、931b2でスレーブ チップ14に伝達される。なお、スレーブチップ14a に印加された基準電流を、マスターチップ14bにフィードバックし、ずれ量を補正するように回路を構成して もよい。

【0749】以上に説明した本発明の表示バネル、表示 装置を用いる、もしくは、本発明の駆動方式を実施する 本発明の表示機器についての実施例について説明をす る。

【0750】図57は情報端末装置の1例としての携帯 40 電話の平面図である。筐体573にアンテナ571、テンキー572などが取り付けられている。572などが表示色切換キーあるいは電源オンオフ、フレームレート切り替えキーである。

【0751】キー572を1度押さえると表示色は8色 モードに、つづいて同一キー572を押さえると表示色 は256色モード、さらにキー572を押さえると表示 色は4096色モードとなるようにシーケンスを組んで もよい。キーは押さえるごとに表示色モードが変化する トグルスイッチとする。なお、別途表示色に対する変更 50

キーを設けてもよい。この場合、キー572は3つ(以上)となる。

【0752】キー572はブッシュスイッチの他、スライドスイッチなどの他のメカニカルなスイッチでもよく、また、音声認識などにより切換るものでもよい。たとえば、4096色を受話器に音声入力すること、たとえば、「高品位表示」、「256色モード」あるいは「低表示色モード」と受話器に音声入力することにより表示パネルの表示画面50に表示される表示色が変化するように構成する。これは現行の音声認識技術を採用することにより容易に実現することができる。

【0753】また、表示色の切り替えは電気的に切換るスイッチでもよく、表示パネルの表示部21に表示させたメニューを触れることにより選択するタッチパネルでも良い。また、スイッチを押さえる回数で切換る、あるいはクリックボールのように回転あるいは方向により切換るように構成してもよい。

【0754】572は表示色切換キーとしたが、フレームレートを切換るキーなどとしてもよい。また、動画と静止画とを切換るキーなどとしてもよい。また、動画と静止画とフレームレートなどの複数の要件を同時に切り替えてもよい。また、押さえ続けると徐々に(連続的に)フレームレートが変化するように構成してもよい。この場合は発振器を構成するコンデンサC、抵抗Rのうち、抵抗Rを可変抵抗にしたり、電子ボリウムにしたりすることにより実現できる。また、コンデンサはトリマコンデンサとすることにより実現できる。また、半導体チップに複数のコンデンサを形成しておき、1つ以上のコンデンサを選択し、これらを回路的に並列に接続することにより実現してもよい。

【0755】なお、表示色などによりフレームレートを切換るという技術的思想は携帯電話に限定されるものではなく、パームトップコンピュータや、ノートバソコン、ディスクトップパソコン、携帯時計など表示画面を有する機器に広く適用することができる。また、液晶表示装置(液晶表示パネル)に限定されるものではなく、液晶表示パネル、有機EL表示パネルや、トランジスタパネル、PLZTパネルや、CRTにも適用することができる。

【0756】図19で説明した本発明の携帯電話では図示していないが、筐体の裏側にCCDカメラを備えている。CCDカメラで撮影し画像は即時に表示パネルの表示画面50に表示できる。CCDカメラで撮影したデータは、表示画面50に表示することができる。CCDカメラの画像データは24ビット(1670万色)、18ビット(26万色)、16ビット(6.5万色)、12ビット(4096色)、8ビット(256色)をキー572入力で切り替えることができる。

【0757】表示データが12ビット以上の時は、誤差 拡散処理を行って表示する。つまり、CCDカメラから の画像データが内蔵メモリーの容量以上の時は、誤差拡 散処理などを実施し、表示色数を内蔵画像メモリーの容 量以下となるように画像処理を行う。

149

【0758】今、ソースドライバIC14には4096 色(RGB各4ビット)で1画面の内蔵RAMを具備し ているとして説明する。モジュール外部から送られてく る画像データが4096色の場合は、直接ソースドライ バIC14の内蔵画像RAMに格納され、この内蔵画像 RAMから画像データを読み出し、表示画面50に画像 を表示する。

【0759】画像データが26万色(G:6ビット、 R、B:5ビットの計16ビット)の場合は、誤差拡散 コントローラの演算メモリーにいったん格納され、かつ 同時に誤差拡散あるいはディザ処理を行う演算回路で誤 差拡散あるいはディザ処理が行われる。この誤差拡散処 理などにより16ビットの画像データは内蔵画像RAM のビット数である12ビットに変換されてソースドライ バIC14に転送される。ソースドライバIC14はR GB各4ビット(4096色)の画像データを出力し、 表示画面50に画像を表示する。

【0760】さらに、本発明のEL表示パネルあるいは EL表示装置もしくは駆動方法を採用した実施の形態に ついて、図面を参照しながら説明する。

【0761】図58は本発明の実施の形態におけるビュ ーファインダの断面図である。但し、説明を容易にする ため模式的に描いている。また一部拡大あるいは縮小し た箇所が存在し、また、省略した箇所もある。たとえ ば、図58において、接眼カバーを省略している。以上 のことは他の図面においても該当する。

【0762】ボデー573の裏面は暗色あるいは黒色に 30 されている。これは、EL表示パネル(表示装置)57 4から出射した迷光がボデー573の内面で乱反射し表 示コントラストの低下を防止するためである。また、表 示パネルの光出射側には位相板 (λ/4板など) 10 8、偏光板109などが配置されている。このことは図 10、図11でも説明している。

【0763】接眼リング581には拡大レンズ582が 取り付けられている。観察者は接眼リング581をボデ -573内での挿入位置を可変して、表示パネル574 の表示画像50にピントがあうように調整する。

【0764】また、必要に応じて表示パネル574の光 出射側に正レンズ583を配置すれば、拡大レンズ58 2に入射する主光線を収束させることができる。そのた め、拡大レンズ582のレンズ径を小さくすることがで き、ビューファインダを小型化することができる。

【0765】図59はビデオカメラの斜視図である。ビ デオカメラは撮影(撮像)レンズ部592とビデオかメ ラ本体573と具備し、撮影レンズ部592とビューフ ァインダ部573とは背中合わせとなっている。また、 ビューファインダ(図58も参照)573には接眼カバ 50 い。本発明の自己発光型表示パネルでは、以前に説明し

ーが取り付けられている。観察者 (ユーザー) はこの接 眼カバー部から表示パネル574の画像50を観察す

【0766】一方、本発明のEL表示パネルは表示モニ ターとしても使用されている。表示部50は支点591 で角度を自由に調整できる。表示部50を使用しない時 は、格納部593に格納される。

【0767】スイッチ594は以下の機能を実施する切 り替えあるいは制御スイッチである。スイッチ594は 表示モード切り替えスイッチである。スイッチ594 は、携帯電話などにも取り付けることが好ましい。この 表示モード切り替えスイッチ594について説明をす

【0768】本発明の駆動方法の1つにN倍の電流をE L素子15に流し、1Fの1/Mの期間だけ点灯させる 方法がある。この点灯させる1/MのMの値だけをきり かえることのより、明るさをデジタル的に変更すること ができる。たとえば、N=4として、EL素子15には 4倍の電流を流す。点灯期間を1/Mとし、M=1、 20 2、3、4と切り替えれば、1倍から4倍までの明るさ 切り替えが可能となる。なお、M=1、1.5、2、 3、4、5、6などと変更できるように構成してもよ

【0769】以上の切り替え動作は、携帯電話の電源を オンしたときに、表示画面50を非常に明るく表示し、 一定の時間を経過した後は、電力セーブするために、表 示輝度を低下させる構成に用いる。また、ユーザーが希 望する明るさに設定する機能としても用いることができ る。たとえば、屋外などでは、画面を非常に明るくす る。屋外では周辺が明るく、画面が全く見えなくなるか らである。しかし、高い輝度で表示し続けるとEL素子 15は急激に劣化する。そのため、非常に明るくする場 合は、短時間で通常の輝度に復帰させるように構成して おく。さらに、高輝度で表示させる場合は、ユーザーが ボタンと押すことにより表示輝度を高くできるようの構 成しておく。

【0770】したがって、ユーザーがボタン594で切 り替えできるようにしておくか、設定モードで自動的に 変更できるか、外光の明るさを検出して自動的に切り替 40 えできるように構成しておくことが好ましい。また、表 示輝度を50%、60%、80%とユーザーなどが設定 できるように構成しておくことが好ましい。

【0771】なお、表示画面50はガウス分布表示にす ることが好ましい。ガウス分布表示とは、中央部の輝度 が明るく、周辺部を比較的暗くする方式である。視覚的 には、中央部が明るければ周辺部が暗くとも明るいと感 じられる。主観評価によれば、周辺部が中央部に比較し て70%の輝度を保っておれば、視覚的に遜色ない。さ らに低減させて、50%輝度としてもほぼ、問題がな

たN倍パルス駆動(N倍の電流をEL素子15に流し、 1Fの1/Mの期間だけ点灯させる方法)を用いて画面 の上から下方向に、ガウス分布を発生させている。

【0772】具体的には、画面の上部と下部ではMの値 と大きくし、中央部でMの値を小さくする。これは、ゲ ートドライバ12のシフトレジスタの動作速度を変調す ることなどにより実現する。画面の左右の明るさ変調 は、テーブルのデータと映像データとを乗算することに より発生させている。以上の動作により、周辺輝度(画 角0.9)を50%にした時、100%輝度の場合に比 10 較して約20%の低消費電力化が可能である。周辺輝度 (画角0.9)を70%にした時、100%輝度の場合 に比較して約15%の低消費電力化が可能である。

【0773】なお、ガウス分布表示はオンオフできるよ うに切り替えスイッチなどを設けることが好ましい。た とえば、屋外などで、ガウス表示させると画面周辺部が 全く見えなくなるからである。したがって、ユーザーが ボタンで切り替えできるようにしておくか、設定モード で自動的に変更できるか、外光の明るさを検出して自動 的に切り替えできるように構成しておくことが好まし い。また、周辺輝度を50%、60%、80%とユーザ ーなどが設定できるように構成しておくことがこのまし

【0774】液晶表示パネルではバックライトで固定の ガウス分布を発生させている。したがって、ガウス分布 のオンオフを行うことはできない。ガウス分布をオンオ フできるのは自己発光型の表示デバイス特有の効果であ

【0775】また、フレームレートが所定の時、室内の 蛍光灯などの点灯状態と干渉してフリッカが発生する場 30 合がある。つまり、蛍光灯が60Hzの交流で点灯して いるとき、EL表示素子15がフレームレート60Hz で動作していると、微妙な干渉が発生し、画面がゆっく りと点滅しているように感じられる場合がある。これを さけるにはフレームレートを変更すればよい。本発明は フレームレートの変更機能を付加している。また、N倍 パルス駆動 (N倍の電流をEL素子15に流し、1Fの 1/Mの期間だけ点灯させる方法)において、Nまたは Mの値を変更できるように構成している。

【0776】以上の機能をスイッチ594で実現できる 40 ようにする。スイッチ594は表示画面50のメニュー にしたがって、複数回おさえることにより、以上に説明 した機能を切り替え実現する。

【0777】なお、以上の事項は、携帯電話だけに限定 されるものではなく、テレビ、モニターなどに用いるこ とができることはいうまでもない。また、どのような表 示状態にあるかをユーザーがすぐに認識できるように、 表示画面にアイコン表示をしておくことが好ましい。以 上の事項は以下の事項に対しても同様である。

カメラだけでなく、図60に示すような電子カメラにも 適用することができる。表示装置はカメラ本体601に 付属されたモニター50として用いる。カメラ本体60 1にはシャッタ603の他、スイッチ594が取り付け られている。

【0779】本発明のビデオカメラなどは、タッチパネ ルを搭載し、指やペンでWebブラウジングやEメール などを操作できるインターネット端末機能を有してい る。また、ハードディスク装置の代わりに256Mバイ ト以上のコンパクト・フラッシュ・カード(誤り訂正機 能付き)を搭載することが好ましい。ウィンドウズ(登 録商標)OSの基本機能部分だけを採用することで低容 量化が図る。HDDがないため、ディスク・クラッシュ などの心配がなく堅牢性を確保できる。PCカード・ス ロットを2つ装備させる。モデムや、ISDN、PIA FS、LAN、無線LANなどを利用できるように構成 することが好ましい。無線LAN用のアンテナ内蔵させ る。USB/RS232Cインターフェースにより、バ ーコード・リーダなどの業務用周辺機器も接続できるよ うにしている。キーボードがない省スペース設計に加 え、水濡れやホコリに耐える(JIS防滴2級に準拠) ように構成する。タッチパネルや、アプリケーションを 簡単に起動できる「ワンタッチ・キー」の採用、手書き E-mail機能(手書きメモ機能を含む)の搭載な ど、BtoBtoCでの一般ユーザーの利用を想定して 操作性の向上を図っている。以上の機能などは本発明の 他の表示装置、情報端末なども搭載する。

【0780】以上は表示パネルの表示領域が比較的小型 の場合であるが、30インチ以上と大型となると表示画 面50がたわみやすい。その対策のため、本発明では図 61に示すように表示パネルに外枠611をつけ、外枠 611をつりさげられるように固定部材614で取り付 けている。この固定部材614を用いて、壁などに取り 付ける。

【0781】しかし、表示パネルの画面サイズが大きく なると重量も重たくなる。そのため、表示パネルの下側 に脚取り付け部613を配置し、複数の脚612で表示 バネルの重量を保持できるようにしている。

【0782】脚612はAに示すように左右に移動で き、また、脚612はBに示すように収縮できるように 構成されている。そのため、狭い場所であっても表示装 置を容易に設置することができる。

【0783】なお、脚612あるいは筐体(他の本発明 においても)にはプラスチックフィルム-金属板複合材 (以後、複合材と呼ぶ)を使用する。複合材は、金属と プラスチックフィルムを特殊表面処理層 (接着層)を介 して強力に接着したものである。金属板は0.2mm以 上0.8mm以下が好ましく、金属板に特殊表面処理層 を介してはりあわされるプラスチックフィルムは 15μ 【0778】本実施の形態のE L表示装置などはビデオ 50 m以上100μm以下にすることが好ましい。特殊接着

法によりプラスチックと金属板間に強固な密着力を有す るようになる。この複合材を使用することにより、プラ スチック層への着色、染色、印刷が可能となり、また、 プレス部品での二次加工工程(フィルムの手貼り、メッ キ塗装)の削除が可能となる。また、従来では不可能で あった深絞り成形やDI成形に適する。

【0784】図61のテレビでは、画面の表面を保護フ ィルム(保護板でもよい)で被覆している。これは、表 示バネルの表面に物体があたって破損することを防止す ることが1つの目的である。保護フィルムの表面にはA 10 IRコートが形成されており、また、表面をエンボス加 工することにより表示パネルに外の状況(外光)が写り 込むことを抑制している。

【0785】保護フィルムと表示パネル間にビーズなど を散布することにより、一定の空間が配置されるように 構成されている。また、保護フィルムの裏面に微細な凸 部を形成し、この凸部で表示パネルと保護フィルム間に 空間を保持させる。このように空間を保持することによ り保護フィルムからの衝撃が表示パネルに伝達すること を抑制する。

【0786】また、保護フィルムと表示パネル間にアル コール、エチレングリコールなど液体あるいはゲル状の アクリル樹脂あるいはエポキシなどの固体樹脂などの光 結合剤を配置または注入することも効果がある。界面反 射を防止できるとともに、前記光結合剤が緩衝材として 機能するからである。

【0787】保護フィルムをしては、ポリカーボネート フィルム(板)、ポリプロピレンフィルム(板)、アク リルフィルム(板)、ポリエステルフィルム(板)、P VAフィルム(板)などが例示される。その他エンジニ アリング樹脂フィルム (ABSなど)を用いることがで きることは言うまでもない。また、強化ガラスなど無機 材料からなるものでもよい。保護フィルムを配置するか わりに、表示パネルの表面をエポキシ樹脂、フェノール 樹脂、アクリル樹脂で0.5mm以上2.0mm以下の 厚みでコーティングすることも同様の効果がある。ま た、これらの樹脂表面にエンボス加工などをすることも 有効である。

【0788】また、保護フィルムあるいはコーティング 材料の表面をフッ素コートすることも効果がある。表面 40 についた汚れを洗剤などで容易にふき落とすことができ るからである。また、保護フィルムを厚く形成し、フロ ントライトと兼用してもよい。

【0789】画面は4:3に限定されるものではなく、 ワイド表示ディスプレイでもよい。解像度は1280× 768ドット以上にすることが好ましい。ワイド型をす ることにより、DVD映画やテレビ放送など、横長表示 のタイトルや番組をフルスクリーンで楽しむことができ る。表示パネルの明るさは300 c d / m²(カンデラ /平方メートル)にすることが好ましい。さらに好まし 50 ゼンダの6色あるいは任意の4色以上であってもよい。

くは、表示パネルの明るさは500cd/m'(カンデ ラ/平方メートル)にすることが好ましい。また、イン ターネットや通常のパソコン作業に適した明るさ(20 O c d/m²) で表示できるように切り替えスイッチを 設置している。

154

【0790】したがって、使用者は表示内容あるいは使 用方法により、最適に画面の明るさにすることができ る。さらに動画を表示しているウインドウだけを500 cd/m'にして、その他の部分は200cd/m'にす る設定も用意している。テレビ番組をディスプレイの隅 に表示しておいて、メールをチェックするといった使い 方にも柔軟に対応する。 スピーカーはタワー型の形状 になり、前方向だけではなく、空間全体に音が広がるよ うに設計されている。

【0791】テレビ番組の再生、録画機能も使い勝手が 向上させている。 i モードからの録画予約が簡単にでき るようにしている。従来は新聞などのテレビ番組表で時 間、チャンネルを確認してから予約する必要があった が、電子番組表をiモードで確認して予約できる。これ 20 なら、放送時間が分からなくて困ることもない。また、 録画番組の短縮再生もできるようにしている。ニュース 番組などのテロップや音声の有無で重要性を判断しなが ら、不必要と判断した部分を飛ばして、番組の概要を短 時間で見ることができる(30分番組で1~10分程 度)。

【0792】テレビ録画ができるようにディスク容量が 40GB以上のハードディスクを積載している。 のほかに電源と映像用入出力端子をまとめた拡張ボック スで構成している。ビデオなどのAV機器の接続に使う 拡張ボックスには、パソコンとテレビのほかに2系統の 映像機器を接続できる。映像入力はBSデジタルチュー ナー用のD1端子のほかにS端子入力も備え、接続する 機器に合わせて選択できる。ゲーム機などの接続に便利 なようにAV用の端子は前面に配置されている。

【0793】また、表示画面を前屈30度以上、後屈1 20度以上とすることにより、90度/180/270 度に回転できるように構成することにより、操作環境に あわせた自在な設置が可能となる。たとえば、90度回 転させてブラウザー画面を縦長に表示することができ る。また、145度後屈させることによって対面に座っ た人へ向かって画面を表示できる。

【0794】以上の保護フィルム、筐体、構成、特性、 機能などに関する事項は本発明の他の表示装置あるいは 情報表示装置などにも適用されることは言うまでもな

【0795】以上の実施例では、EL素子15はR、 G、Bであるとしたが、これに限定するものではない。 たとえば、シアン、イエロー、マゼンダでもよいし、任 意の2色でもよい。R、G、B、シアン、イエロー、マ

また、白単色であってもよいし、白単色光をカラーフィ ルターでRGBにしたのもでもよい。また、有機EL素 子に限定するものではなく、無機EL素子であってもよ £ 3

【0796】なお、本発明の実施例では、アクティブマ トリックス型表示パネルを例示して説明したがこれに限 定するものではない。ソースドライバIC14などから は所定電流のN倍電流をソース信号線18に印加(から 吸収)する。また、複数の画素行を同時に選択する。そ して、所定の期間の間だけ、EL素子に電流を流し、他 10 の期間は電流を流さない、という概念は、単純マトリッ クス型表示パネルにも適用できるものである。

【0797】また、EL素子15は点灯初期に特性変化 が大きい。そのため、焼きツキなどが発生しやすい。こ の対策のため、パネル形成後、20時間以上150時間 以内の間、白ラスター表示でエージングを行った後に、 商品として出荷することが好ましい。このエージングで は所定表示輝度よりも2-10倍程度の明るさで表示さ せることが好ましい。

【0798】本発明の実施例における表示パネルは、3 辺フリーの構成と組み合わせることも有効であることは いうまでもない。特に3辺フリーの構成は画素がアモル ファスシリコン技術を用いて作製されているときに有効 である。また、アモルファスシリコン技術で形成された パネルでは、トランジスタ素子の特性バラツキのプロセ ス制御が不可能のため、本発明のN倍パルス駆動、リセ ット駆動、ダミー画素駆動などを実施することが好まし い。つまり、本発明におけるトランジスタなどは、ポリ シリコン技術によるものに限定するものではなく、アモ ルファスシリコンによるものであってもよい。

【0799】なお、本発明のN倍パルス駆動(図13、 図16、図19、図20、図22、図24、図30な ど)などは、低温ポリシリコン技術でトランジスタ11 を形成して表示パネルよりも、アモルファスシリコン技 術でトランジスタ11を形成した表示パネルに有効であ る。アモルファスシリコンのトランジスタ11では、隣 接したトランジスタの特性がほぼ一致しているからであ る。したがって、加算した電流で駆動しても個々のトラ ンジスタの駆動電流はほぼ目標値となっている(特に、 図22、図24、図30のN倍パルス駆動はアモルファ スシリコンで形成したトランジスタの画素構成において 有効である)。

【0800】本明細書で説明した画素構成、あるいは駆 動方法は、などの画素構成あるいはアレイ構成などはE L表示パネルにのみ限定されるものではない。 たとえ ば、液晶表示パネルにも適用することができる。その際 は、EL素子15を液晶層、PLZT、LEDなどの光 変調層に置き換えればよい。たとえば、液晶の場合は、 TN (Twisted Nematic), IPS (I

rroelectric Liquid Crysta 1), OCB (OpticallyCompensat ory Bend), STN (Supper Twis ted Nematic), VA (Vertical1 y Aligned), ECB (Electrical ly Controlled Birefringen ce) およびHAN (Hybrid Aligned Nematic) モード、DSMモード (動的散乱モ ード)などである。特に、DSMは印加する電流により 光変調できるので、本発明とはマッチングがよい。

【0801】本発明の実施例で説明した技術的思想はビ デオカメラ、プロジェクター、立体テレビ、プロジェク ションテレビなどに適用できる。また、ビューファイン ダ、携帯電話のモニター、PHS、携帯情報端末および そのモニター、デジタルカメラおよびそのモニターにも 適用できる。

【0802】また、電子写真システム、ヘッドマウント ディスプレイ、直視モニターディスプレイ、ノートパー ソナルコンピュータ、ビデオカメラ、電子スチルカメラ 20 にも適用できる。また、現金自動引き出し機のモニタ ー、公衆電話、テレビ電話、パーソナルコンピュータ、 腕時計およびその表示装置にも適用できる。

【0803】さらに、家庭電器機器の表示モニター、ポ ケットゲーム機器およびそのモニター、表示パネル用バ ックライトあるいは家庭用もしくは業務用の照明装置な どにも適用あるいは応用展開できることは言うまでもな い。照明装置は色温度を可変できるように構成すること が好ましい。これは、RGBの画素をストライプ状ある いはドットマトリックス状に形成し、これらに流す電流 30 を調整することにより色温度を変更できる。また、広告 あるいはポスターなどの表示装置、RGBの信号器、警 報表示灯などにも応用できる。

【0804】また、スキャナの光源としても有機EL表 示パネルは有効である。RGBのドットマトリックスを 光源として、対象物に光を照射し、画像を読み取る。も ちろん、単色でもよいことは言うまでもない。また、ア クティブマトリックスに限定するものではなく、単純マ トリックスでもよい。色温度を調整できるようにすれば 画像読み取り精度も向上する。

【0805】また、液晶表示装置のバックライトにも有 機EL表示装置は有効である。EL表示装置(バックラ イト)のRGBの画素をストライプ状あるいはドットマ トリックス状に形成し、これらに流す電流を調整するこ とにより色温度を変更でき、また、明るさの調整も容易 である。その上、面光源であるから、画面の中央部を明 るく、周辺部を暗くするガウス分布を容易に構成でき る。また、R、G、B光を交互に走査する、フィールド シーケンシャル方式の液晶表示パネルのバックライトと しても有効である。また、バックライトを点滅しても黒 n-Plane Switching)、FLC(Fe 50 挿入することにより動画表示用などの液晶表示パネルの

バックライトとしても用いることができる。

【0806】本発明のソースドライバ回路は、スタートパルスが通過してないとき、シフトレジスタは動作を停止し、またブランキング期間ではシフトクロックが動作を停止するので低消費電力を実現できる。また、スタートバルス入力後、1原振クロック遅れで表示データを入力できるので、ブランキング期間を短く設定でき、フリッカ等の発生が抑制されて高品位表示を実現することができる。

[0807]

【発明の効果】本発明の表示パネル、表示装置等は、高 画質、良好な動画表示性能、低消費電力、低コスト化、 高輝度化等のそれぞれの構成に応じて特徴ある効果を発 揮する。

【0808】なお、本発明を用いれば、低消費電力の情報表示装置などを構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。また、高精細の表示パネルであっても十分に対応できる。したがって、地球環境、宇宙環境に優しいこととなる。【図面の簡単な説明】

- 【図1】 本発明の表示パネルの画素構成図である。
- 【図2】 本発明の表示バネルの画素構成図である。
- 【図3】 本発明の表示バネルの動作の説明図である。
- 【図4】 本発明の表示バネルの動作の説明図である。
- 【図5】 本発明の表示装置の駆動方法の説明図である。
- 【図6】 本発明の表示装置の構成図である。
- 【図7】 本発明の表示バネルの製造方法の説明図である。
- 【図8】 本発明の表示装置の構成図である。
- 【図9】 本発明の表示装置の構成図である。
- 【図10】 本発明の表示パネルの断面図である。
- 【図11】 本発明の表示バネルの断面図である。
- 【図12】 本発明の表示パネルの説明図である。
- 【図13】 本発明の表示装置の駆動方法の説明図である
- 【図14】 本発明の表示装置の駆動方法の説明図であ ス
- 【図15】 本発明の表示装置の駆動方法の説明図である。
- 【図16】 本発明の表示装置の駆動方法の説明図である。
- 【図17】 本発明の表示装置の駆動方法の説明図である。
- 【図18】 本発明の表示装置の駆動方法の説明図である。
- 【図19】 本発明の表示装置の駆動方法の説明図である。
- 【図20】 本発明の表示装置の駆動方法の説明図である。

- 【図21】 本発明の表示装置の駆動方法の説明図である。
- 【図22】 本発明の表示装置の駆動方法の説明図である。
- 【図23】 本発明の表示装置の駆動方法の説明図である。
- 【図24】 本発明の表示装置の駆動方法の説明図である。
- 【図25】 本発明の表示装置の駆動方法の説明図であ 10 る。
 - 【図26】 本発明の表示装置の駆動方法の説明図である。
 - 【図27】 本発明の表示装置の駆動方法の説明図である。
 - 【図28】 本発明の表示装置の駆動方法の説明図である。
 - 【図29】 本発明の表示装置の駆動方法の説明図であ ス
- 【図30】 本発明の表示装置の駆動方法の説明図であ 20 る。
 - 【図31】 本発明の表示装置の駆動方法の説明図である。
 - 【図32】 本発明の表示装置の駆動方法の説明図である。
 - 【図33】 本発明の表示装置の駆動方法の説明図である。
 - 【図34】 本発明の表示装置の構成図である。
 - 【図35】 本発明の表示装置の駆動方法の説明図である。
- 30 【図36】 本発明の表示装置の駆動方法の説明図である。
 - 【図37】 本発明の表示装置の構成図である。
 - 【図38】 本発明の表示装置の構成図である。
 - 【図39】 本発明の表示装置の駆動方法の説明図である。
 - 【図40】 本発明の表示装置の構成図である。
 - 【図41】 本発明の表示装置の構成図である。
 - 【図42】 本発明の表示パネルの画素構成図である。
 - 【図43】 本発明の表示パネルの画素構成図である。
- 40 【図44】 本発明の表示装置の駆動方法の説明図である。
 - 【図45】 本発明の表示装置の駆動方法の説明図である。
 - 【図46】 本発明の表示装置の駆動方法の説明図である。
 - 【図47】 本発明の表示バネルの画素構成図である。
 - 【図48】 本発明の表示装置の構成図である。
 - 【図49】 本発明の表示装置の駆動方法の説明図である。
- 50 【図50】 本発明の表示パネルの画素構成図である。

(81)

160

【図51】	本発明の表示パネルの画素図である。
15301	一个元分の私ハバーケルの画系因しのる。

- 【図52】 本発明の表示装置の駆動方法の説明図である。
- 【図53】 本発明の表示装置の駆動方法の説明図である。
- 【図54】 本発明の表示バネルの画素構成図である。
- 【図55】 本発明の表示装置の駆動方法の説明図である。
- 【図56】 本発明の表示装置の駆動方法の説明図である。
- 【図57】 本発明の携帯電話の説明図である。
- 【図58】 本発明のビューファインダの説明図である。
- 【図59】 本発明のビデオカメラの説明図である。
- 【図60】 本発明のデジタルカメラの説明図である。
- 【図61】 本発明のテレビ (モニター) の説明図である。
- 【図62】 従来の表示バネルの画素構成図である。
- 【図63】 本発明のドライバー回路の機能ブロック図である。
- 【図64】 本発明のドライバー回路の説明図である。
- 【図65】 本発明のドライバー回路の説明図である
- 【図66】 電圧受け渡し方式の多段式カレントミラー 回路の説明図である。
- 【図67】 電流受け渡し方式の多段式カレントミラー 回路の説明図である。
- 【図68】 本発明の他の実施例におけるドライバー回路の説明図である。
- 【図69】 本発明の他の実施例におけるドライバー回路の説明図である。
- 【図70】 本発明の他に実施例におけるドライバー回路の説明図である。
- 【図71】 本発明の他の実施例におけるドライバー回路の説明図である。
- 【図72】 従来のドライバー回路の説明図である。
- 【図73】 本発明のドライバー同路の説明図である。
- 【図74】 本発明のドライバー回路の説明図である。
- 【図75】 本発明のドライバー回路の説明図である。
- 【図76】 本発明のドライバー回路の説明図である。
- 【図77】 本発明のドライバー回路の制御方法の説明 40 図である。
- 【図78】 本発明のドライバー回路の説明図である。
- 【図79】 本発明のドライバー回路の説明図である。
- 【図80】 本発明のドライバー回路の説明図である。
- 【図81】 本発明のドライバー回路の説明図である。
- 【図82】 本発明のドライバー回路の説明図である。
- 【図83】 本発明のドライバー回路の説明図である。
- 【図84】 本発明のドライバー回路の説明図である。
- 【図85】 本発明のドライバー回路の説明図である。
- 【図86】 本発明のドライバー回路の説明図である。


- 【図87】 本発明のドライバー回路の説明図である。
- 【図88】 本発明の駆動方法の説明図である。
- 【図89】 本発明のドライバー回路の説明図である。
- 【図90】 本発明の駆動方法の説明図である。
- 【図91】 本発明のEL表示装置の構成図である。
- 【図92】 本発明のEL表示装置の構成図である。
- 【図93】 本発明のドライバー回路の説明図である。
- 【図94】 本発明のドライバー回路の説明図である。
- 【図95】 本発明のシフトレジスタの回路図である。
- 10 【図96】 本発明のシフトレジスタのタイミングチャート図である。
 - 【図97】 本発明のシフトレジスタのタイミングチャート図である。
 - 【図98】 本発明のクロック停止回路のタイミングチャート図である。
 - 【図99】 本発明の制御信号の生成回路の構成図である。
 - 【図100】 本発明のシフトレジスタ部のタイミング チャート図である。
- 20 【図101】 本発明のシフトレジスタの構成図である。
 - 【図102】 従来の信号線駆動用ドライバーICの説明図である。
 - 【図103】 従来のシフトレジスタ回路の説明図である。
 - 【図104】 従来のシフトレジスタ回路のタイミング チャート図である。
 - 【図105】 本発明のドライバー回路の説明図である。


30 【符号の説明】

- 11 TFT (薄膜トランジスタ)
- 12 ゲートドライバ IC (回路)
- 14 ソースドライバ I C (回路)
- 15 EL(素子)(発光素子)
- 16 画素
- 17 ゲート信号線
- 18 ソース信号線
- 19 蓄積容量(付加コンデンサ、付加容量)
- 50 表示画面
- 10 51 書き込み画素(行)
 - 52 非表示画素(非表示領域、非点灯領域)
 - 53 表示画素(表示領域、点灯領域)
 - 61 シフトレジスタ
 - 62 インバータ
 - 63 出力バッファ
 - 71 アレイ基板 (表示パネル)
 - 72 レーザー照射範囲(レーザースポット)
 - 73 位置決めマーカー
 - 74 ガラス基板(アレイ基板)
- 50 81 コントロール IC (回路)


161

0.0	TITLE (CIRL)		102
8 2	電源IC(回路)		6 3 3 電流源
8 3	プリント基板		641 スイッチ(オンオフ手段)
8 4	フレキシブル基板		634 電流源(1単位)
8 5	封止フタ		643 内部配線
8 6	カソード配線		651 ボリウム(電流調整手段)
8 7	アノード配線(Vdd)		681 トランジスタ群
8 8	データ信号線		691 抵抗(電流制限手段、所定電圧発生手段)
8 9	ゲート制御信号線		692 デコーダ回路
101	土手(リブ)		693 レベルシフタ回路
102	層間絶縁膜	10	701 カウンタ(計数手段)
104	コンタクト接続部		702 NOR
105	画素電極		703 AND
106	カソード電極		704 電流出力回路
107	乾燥剤		711 嵩上げ回路
108	λ/4板		721 D/A 変換器
109	偏光板		722 オペアンプ
1 1 1	薄膜封止膜		731 アナログスイッチ(オンオフ手段)
281	ダミー画素 (行)		732 インバータ
341	出力段回路		761 出力バッド (出力信号端子)
371	OR回路	20	
401	点灯制御線		772 電流制御回路
471			781 温度検出回路
472	ゲート電位制御線		782 温度制御回路
561	電子ボリウム回路		931 カスケード電流接続線
562	TFTのSD(ソースードレイン)ショート		932 基準電流信号線
571	アンテナ		941 i 電流入力端子
572	+-		9410 電流出力端子
573	筐体		951 ベースアノード線(アノード電圧線)
574	表示パネル		952 アノード配線
581	接眼リング	30	953 接続端子
582	拡大レンズ	30	961 接続アノード線
583			962 共通アノード線
591	支点(回転部)		971 コンタクトホール
592	撮影レンズ		991 ベースカソード線
593	格納部		992 入力信号線
594	スイッチ		1001 接続樹脂(導電性樹脂、異方向性導電樹脂)
601	本体		1011 戏似的相(李电话的相、其方问任李电的相)
602	撮影部		
603	シャッタスイッチ		1012 樹脂ビーズ
611	• • •		1013 封止樹脂
612	取り付け枠	40	
	脚613 取り付け台		1051 ゲート電圧線
614	固定部		1091 電源回路(IC)
631	電流源		1092 電源IC制御信号
632	電流源		1093 ゲートドライバ回路制御信号






【図3】




【図4】




【図5】


- 50 表示面面
- 51 書き込み画業(行)
- 52 非表示圖素(非表示領域、非点灯領域)
- 53 表示關係(表示領域、点灯領域)





【図6】




【図7】









[図10]




【図11】

111 養護針止鹽







【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】



【図25】




【図44】




【図27】


281 ダミー画素(行)




[図29]




【図30】




【図31】







【図42】




【図34】




【図35】





【図36】




【図37】









【図40】




【図41】




【図45】





【図46】




【図50】









【図49】




【図51】




【図52】




【図53】



【図54】




【図55】




【図56】

561 電子ボリウム回路


562 TFTのSD(ソースードレイン)ショート




【図59】




【図60】




【図61】




【図62】




【図66】






【図64】




【図65】


851 ポリウム(電流調節手段)



【図67】




【図70】




【図68】

881 トランジスタ群




【図69】




【図71】

711 嵩上げ回路




【図72】

721 D/A変換器 722 オペアンブ




【図73】


731 アナログスイッチ 732 インバータ




【図74】




【図75】



【図76】




【図77】



【図78】


.




常田	LO	L1	L2	L3	Ļ4	НО	нт	H2	H3	H4	HB
0	0	0	0	0	٥	0	0	0	٥	0	٥
1	י	0	0	0	0	0	0	0	0	a	۵
2	0	1	0	0	0	٥	0	٥	0	0	٥
3	1	1	0	٥	a	٥	٥	0	0	0	٥
4	1	1	0	٥	1	٥	٥	0	0	0	٥
5	1	1	0	٥	1	1	0	0	0	0	٥
6	1	1	0	0	1	٥	1	0	0	۵	0
7	1	1	0	0	1	1	1	٥	0	٥	0
8	1	1	0	٥	1	٥	٥	1	0	0	0
9	1	1	٥	0	1	1	٥	1	0	0	0
10	1	-	٥	0	1	٥	1	1	۵	٥	٥
11	1	1	٥	٥	1	1	1	1	٥	٥	٥
12	1	1	Ċ	0	1	٥	0	0	1	0	٥
13	1	1	٥	0	1	1	0	٥	1	0	0
14	1	1	0	0	1	0	1	٥	1	0	٥
16	1	1	٥	0	1	1	1	0	1	0	0
16	1	1	0	0	1	0	٥	0	٥	1	0
17	1	1	٥	٥	-	1	0	o	0	1	0
18	1	1	٥	0	1	٥	1	٥	D	1	0
:											


【図84】

【図97】




【図80】







【図100】




【図81】






【図82】



【図85】

	2	Lī	1.2	ය	L4	HO	H1	H2	H3	H4	H5
0	0	0	0	0	0	٥	.0.	٥	٥	0	٥
1	1	0	0	0	٥	0	0	0	0	0	0
2	0	1	0	0	٥	0	0	0	0	0	0
3	1	7	0	0	0	0	٥	0	0	0	0
4	٥	0	1	o	0	0	0	0	0	0	0
5	-	0	1	0	0	0	0	0	0	0	. 0
5	٥	1	1	٥	0	0	0	0	٥	0	0
7	7	1	1	0	¢	0	0	0	0	٥	0
8	1	1	1	0	1	0	0	0	0	0	٥
9	1	1	1	0	1	1	0	0	٥	٥	0
10	1	1	1	0	1	0	1	0	0	0	٥
11	1	1	1	0	1	1	1	0	0	0	0
12	1	1	1	0	1	0	0	1	0	0	٥
13	1	1	1	0	-	-	0	1	0	٥	O
14	1	1	1	0	1	0	1	1	С	0	0
15	1	1	-	٥	1	1	1	1	0	0	o
16	1	1	1	0	1	0	٥	0	٦	٥	o
17	1	1	1	0	1	1	0	0	1	O	0
18	1	1	1	0	1	0	1	0	-	0	0
:								l			


【図96】




【図86】

	Ŀ	L1	L2	L3	L4	но	H1	H2	нз	H4	H6
0	0	٥	0	0	0	0	٥	0	0	0	0
1	1	0	0	٥	٥	٥	0	0	0	٥	0
2	0	1	0	٥	0	٥	0	0	٥	0	0
3	1	1	0	٥	0	٥	a	0	0	٥	0
4	0	0	-	0	0	a	0	0	0	0	0
5	1	0	1	0	0	0	0	۰	0	0	0
6	٥	1	1	0	0	0	0	a	٥	0	٥
7	1	-	٦	٥	٥	0	0	٥	0	a	0
8	0	0	0	1	٥	٥	0	٥	٥	0	0
9	1	0	0	1	O	0	0	0	0	0	٥
10	0	1	0	1	٥	٥	٥	٥	٥	0	٥
11	1	1	0	1	٥	٥	0	٥	0	0	0
12	0	0	1	1	0	٥	0	0	٥	0	0
13	1	•	1	1	0	٥	٥	0	0	0	0
14	0	1	1	1	0	٥	٥	٥	0	0	0
15	1	1	1	1	0	0	0	0	0	0	٥
16	1	1	1	1	1	0	0	0	0	۰	0
17	1	1	0	0	1	1	o	٥	0	0	0
1 B	1	1	0	0	1	٥	1	0	0	0	0
•											


【図98】




【図102】




【図101】





【図87】




【図88】









【図91】



[図95]





【図92】




【図93】


931 カスケード電流接続線







【図103】



フロントページの続き

(51)Int.Cl. ⁷		識別記号	FΙ		テーマコード(参考)
G09G	3/20	6 4 2	G09G	3/20	6 4 2 A
G11C	19/00		G11C	19/00	J
H 0 5 B	33/14		H 0 5 B	33/14	A

(72)発明者 柘植 仁志

東京都港区港南四丁目1番8号 東芝松下 ディスプレイテクノロジー株式会社内 F ターム(参考) 3K007 AB00 AB02 AB17 AB18 BA06 BB07 DB03 GA04 5C080 AA06 BB05 DD05 FF11 JJ02 JJ03 JJ04 JJ05 JJ06 KK43 KK47